分頻器

關(guān)注114人關(guān)注

我要報(bào)錯(cuò)

模擬分頻器是音箱內(nèi)的一種電路裝置，用以將輸入的模擬音頻信號(hào)分離成高音、中音、低音等不同部分，然后分別送入相應(yīng)的高、中、低音喇叭單元中重放。之所以這樣做，是因?yàn)槿魏螁我坏睦榷疾豢赡芡昝赖膶⒙曇舻母鱾€(gè)頻段完整的重放出來(lái)。

基于MSP430F449的數(shù)字頻率計(jì)設(shè)計(jì)

本文主要介紹了MSP430F449單片機(jī)的性能特點(diǎn)，結(jié)合前置雙模分頻器SAB6456A和高速數(shù)字分頻器74HC390的典型應(yīng)用。

數(shù)字電源
2006-11-13

數(shù)字頻率計(jì) MSP430F449 BSP 分頻器
2.4GHz動(dòng)態(tài)CMOS分頻器的設(shè)計(jì)

對(duì)現(xiàn)階段的主流高速CMOS分頻器進(jìn)行分析和比較．在此基礎(chǔ)上設(shè)計(jì)一種采用TSPC（truesingle phase clock)和E-TSPC(extended TSPC)技術(shù)的前置雙模分頻器電路。

模擬
2006-09-05

CMOS 4GHZ BSP 分頻器
基于FPGA的多種形式分頻的設(shè)計(jì)與實(shí)現(xiàn)

本文通過(guò)在QuartursⅡ開(kāi)發(fā)平臺(tái)下，一種能夠?qū)崿F(xiàn)等占空比、非等占空比整數(shù)分頻及半整數(shù)分頻的通用分頻器的FPGA設(shè)計(jì)與實(shí)現(xiàn)，介紹了利用VHDL硬件描述語(yǔ)言輸入方式，設(shè)計(jì)數(shù)字電路的過(guò)程。

模擬
2006-08-17

FPGA 計(jì)數(shù)器 BSP 分頻器
基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計(jì)

簡(jiǎn)要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍，并以分頻比為2.5的半整數(shù)分頻器的設(shè)計(jì)為例，介紹了在MAX+plus II開(kāi)發(fā)軟件下，利用VHDL硬件描述語(yǔ)言以及原理圖的輸入方式來(lái)設(shè)計(jì)數(shù)字邏輯電路的過(guò)程和方法。

電子設(shè)計(jì)自動(dòng)化
2004-12-08

FPGA 計(jì)數(shù)器 CPLD 分頻器

首頁(yè) 上一頁(yè) 1 2 3 4 5 6 7 8 9 下一頁(yè) 尾頁(yè)

mounthill
timixiaoyouxi
shell.albert
Benjaminsein
xiaokefei
hm365703550
jasonyeh333
江陽(yáng)
朱德榮
Afei1106
tianxing008
caoqing
ddb_21ic
asd1006461468
wangshujun
瞎折騰
DESERT134
wx85105157
hebin.en
zhao2673

分頻器

基于MSP430F449的數(shù)字頻率計(jì)設(shè)計(jì)

2.4GHz動(dòng)態(tài)CMOS分頻器的設(shè)計(jì)

基于FPGA的多種形式分頻的設(shè)計(jì)與實(shí)現(xiàn)

基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(hù)(114人)

熱門(mén)活動(dòng)

課程視頻