H型雙極模式PWM控制的功率轉(zhuǎn)換電路設(shè)計(jì)

基于數(shù)據(jù)選擇器和D觸發(fā)器的多輸入時(shí)序電路設(shè)計(jì)

Verilog 設(shè)計(jì)初學(xué)者例程一 時(shí)序電路設(shè)計(jì)

Verilog 設(shè)計(jì)初學(xué)者例程一 時(shí)序電路設(shè)計(jì) By 上海 無(wú)極可米 12/13/2001 ---------基礎(chǔ)-----------1. 1/2分頻器module halfclk(reset,clkin,clkout);input clkin,reset;output clkout;reg clkout; //輸出設(shè)為regalways

基于FPGA的音樂(lè)硬件演奏電路設(shè)計(jì)與實(shí)現(xiàn)（二）

基于2SD106的IGBT驅(qū)動(dòng)電路設(shè)計(jì)與應(yīng)用

引言 IGBT驅(qū)動(dòng)電路的關(guān)鍵是驅(qū)動(dòng)保護(hù)電路設(shè)計(jì)，良好的驅(qū)動(dòng)電路必須保證IGBT的開(kāi)關(guān)損耗量盡可能小。在IGBT承受短路電流時(shí)，如能實(shí)現(xiàn)可靠關(guān)斷，則可以保護(hù)IGBT。 由于大功率的IGBT模塊在開(kāi)通關(guān)斷時(shí)，需要瞬間大電流。本

基于FPGA的音樂(lè)硬件演奏電路設(shè)計(jì)與實(shí)現(xiàn)（一）

Nios II實(shí)現(xiàn)二頻機(jī)抖陀螺工作電路設(shè)計(jì)

電路設(shè)計(jì)及EMC器件選擇

基于計(jì)算機(jī)總線的CPLD加密電路設(shè)計(jì)

高速電路設(shè)計(jì)中_走線的等長(zhǎng)、關(guān)鍵信號(hào)的阻抗控制、差分走線的設(shè)置_

數(shù)字電路設(shè)計(jì)的抗干擾技術(shù)

在電子系統(tǒng)設(shè)計(jì)中，為了少走彎路和節(jié)省時(shí)間，應(yīng)充分考慮并滿足抗干擾性的要求，避免在設(shè)計(jì)完成后再去進(jìn)行抗干擾的補(bǔ)救措施。形成干擾的基本要素有三個(gè)： （1）干擾源，指產(chǎn)生干擾的元件、設(shè)備或信號(hào)，用數(shù)學(xué)語(yǔ)言描述

進(jìn)行電路設(shè)計(jì)與測(cè)試的十條建議

便攜式環(huán)境測(cè)試儀電源電路設(shè)計(jì)

一種新型的AC LED變換器拓?fù)潆娐吩O(shè)計(jì)方法

摘要：針對(duì)傳統(tǒng)的LED 燈整流電路的濾波電容使整流前端的交流輸入電流波形變成尖脈沖，造成功率因數(shù)低、諧波成分增加等問(wèn)題，提出了一種新型的AC LED 變換器拓?fù)潆娐?。分別對(duì)

TMS32OF2812與DIP-IPM的通用電路設(shè)計(jì)

變頻調(diào)速技術(shù)憑借其節(jié)能降耗、改善工藝和提高控制精度等方面的優(yōu)點(diǎn)，使得變頻調(diào)速技術(shù)發(fā)揮了交流電機(jī)本身固有的優(yōu)點(diǎn)，解決了交流電機(jī)調(diào)速性能先天不足的問(wèn)題。本文先對(duì)TMS320F2812芯片和智能功率模塊進(jìn)行了詳細(xì)的介紹，根據(jù)他們的特點(diǎn)設(shè)計(jì)了通用變頻電路設(shè)計(jì)方案。在實(shí)際的應(yīng)用中可以根據(jù)控制方式的需要，制定不同的控制方式，廣泛應(yīng)用于三相異步電機(jī)的SVPWM控制。

PCB電路設(shè)計(jì)中磁珠的選用技巧

使用貼片磁珠和貼片電感的原因：是使用貼片磁珠還是貼片電感主要還在于應(yīng)用。在諧振電路中需要使用貼片電感。而需要消除不需要的EMI噪聲時(shí)，使用貼片磁珠是最佳的選擇。 1。磁珠的單位是歐姆，而不是亨特，這一點(diǎn)要

pcb電路設(shè)計(jì)中的常見(jiàn)問(wèn)題

pcb電路設(shè)計(jì)者需要根據(jù)電路原理圖，在pcb電路設(shè)計(jì)中實(shí)現(xiàn)所需要的功能。pcb電路設(shè)計(jì)是一項(xiàng)很復(fù)雜、技術(shù)性很強(qiáng)的工作，通常pcb電路設(shè)計(jì)初級(jí)者都會(huì)遇到非常多問(wèn)題，（本文列好“pcb電路設(shè)計(jì)中的常見(jiàn)問(wèn)題”）也希望pcb電

電路設(shè)計(jì)中模塊電源的噪聲測(cè)試

隨著模塊電源設(shè)計(jì)的集成化與規(guī)范化，其功率密度呈現(xiàn)直線上升，而模塊電源的體積則越來(lái)越小。這就使得模塊電源的各項(xiàng)干擾測(cè)試開(kāi)始變得重要起來(lái)。在本文中，小編將為大家介紹關(guān)于模塊電源的噪聲測(cè)試方法，

基于OrCAD／PSpice的波形發(fā)生電路設(shè)計(jì)仿真

對(duì)正弦波振蕩器工作原理及振蕩電路的起振條件進(jìn)行了分析與研究。根據(jù)LC三點(diǎn)式振蕩電路的組成原則設(shè)計(jì)并改進(jìn)了電容三點(diǎn)式振蕩器電路，在OrCAD／PSpice仿真軟件中對(duì)電路進(jìn)行了時(shí)域及頻域仿真分析，給出了振蕩波形，測(cè)量了振蕩頻率。

在電路設(shè)計(jì)中如何減少電路板上串?dāng)_的設(shè)計(jì)原則

隨著電路板上走線密度越來(lái)越高，信號(hào)串?dāng)_總是一個(gè)難以忽略的問(wèn)題。因?yàn)椴粌H僅會(huì)影響電路的正常工作，還會(huì)增加電路板上的電磁干擾。在電路板上的一些高頻信號(hào)會(huì)串?dāng)_到MCU電路或者M(jìn)CU的I/O接口電路，形成共模電壓，眾所