電路
-
EDA中的電路PCB圖的設計實例
如圖1是簡易信號源電路的PCB圖，如圖2是簡易信號源電路的PCB的3D圖。 如圖1 簡易信號源電路的PCB圖 如圖2 簡易信號源電路的PCB的3D圖來源:ks990次
-
EDA中的電路PCB的制作步驟
PCB的制作步驟為：打印菲林（菲林是用于打印PCB圖的一種透明紙）→感光板曝光→顯影（配置顯影液→試板→顯影）→腐蝕→打孔→焊接→表面處理，如圖所示。 如圖 Create－Pcb高精度電路板制作儀制作PCB的流程圖來源:
-
EDA中的電路PCB的菲林的打印
在打印前請安裝好Create制板演示光盤自帶的“prote199se6”漢化版（該漢化版在打印設置及操作方面特別方便），并假設打印機為HP1000，下面介紹一下菲林的打印過程中的有關操作。 首先設置打印機，點擊Fi1e的下拉菜單
-
EDA中的整個電路系統(tǒng)的VHDL源程序
整個電路系統(tǒng)的VHDL源程序 來源:ks990次
-
EDA中的搶答鑒別電路QDJB的VHDL源程序
搶答鑒別電路QDJB的VHDL源程序 來源:ks990次
-
EDA中的計分器電路JFQ的VHDL源程序
計分器電路JFQ的VHDL源程序 來源:ks990次
-
EDA中的計時器電路JSQ的VHDL源程序
計時器電路JSQ的VHDL源程序 來源:ks990次
-
EDA中的譯碼器電路YMQ的VHDL源程序
譯碼器電路YMQ的VHDL源程序 來源:ks990次
-
EDA中的密碼鎖榆人電路的設計
如圖是電子密碼鎖的輸入電路框圖，由鍵盤掃描電路、彈跳消除電路、鍵盤譯碼電路、按鍵數(shù)據(jù)緩存器，加上外接的一個3×4矩陣式鍵盤組成。 如圖 密碼鎖的輸入電路框圖來源:ks990次
-
EDA中的密碼鎖輸入電路各主要功能模塊的設計
1）時序產(chǎn)生電路 本時序產(chǎn)生電路中使用了三種不同頻率的工作脈沖波形：系統(tǒng)時鐘脈沖（它是系統(tǒng)內部所有時鐘脈沖的源頭，且其頻率最高）、彈跳消除取樣信號、鍵盤掃描信號。 當一個系統(tǒng)中需使用多種操作頻率的脈沖波形
-
信號整形電路的設計
最簡單的信號整形電路就是一個單門限電壓比較器（如圖1 所示），當輸入信號每通過一次零時觸發(fā)器的輸出就要產(chǎn)生一次突然的變化。當輸入正弦波時，每過一次零，比較器的輸出端將產(chǎn)生一次電壓跳變，它的正負向幅度均受
-
數(shù)據(jù)顯示電路的設計
整個系統(tǒng)硬件電路中，單片機MCU與FPGA進行數(shù)據(jù)交換占用了PO口、Pl口和P3口，因此數(shù)據(jù)顯示電路的設計采用靜態(tài)顯示的方式，顯示電路由8個共陽極七段數(shù)碼管和8片1位串入8位并出的74LS164芯片組成。這種顯示方式不僅可以
-
基于S3C2440嵌入式系統(tǒng)的以太網(wǎng)接口電路設計方案
文章主要介紹了一個基于三星ARM9芯片S3C2440嵌入式系統(tǒng)的以太網(wǎng)接口電路設計方案，采用了工業(yè)級以太網(wǎng)控制器DM9000AEP成功實現(xiàn)了嵌入式系統(tǒng)網(wǎng)絡數(shù)據(jù)交換。論文在重點闡述了網(wǎng)絡接口電路基礎之上，對W
-
EDA中的鍵盤輸入去抖電路的VHDL源程序
鍵盤輸入去抖電路的VHDL源程序 注：為便于仿真時觀察有關中間結果，程序中增加了一些觀測點的輸出，調試好后程序中的相應語旬應注釋掉或作相應修改。來源:ks990次
-
EDA中的密碼鎖輸人電路的VHDL源程序
密碼鎖輸人電路的VHDL源程序 來源:ks990次
-
EDA中的鍵盤輸入去抖電路的仿真
如圖為鍵盤輸入去抖電路的仿真結果圖，圖中的輸出信號QQ0，QQ1，D_0UT1，DD0,DD1是為便于仿真時觀察中間結果而增加的觀測點的輸出，調試好后程序中的相應語句應注釋掉。由圖上可以看出，原來的彈跳現(xiàn)象經(jīng)過鍵盤輸入去
-
FPGA數(shù)據(jù)采集電路仿真圖
圖1 是FPGA數(shù)據(jù)采集電路VHDL程序設計仿真圖。請讀者自己對照程序進行仿真分析。 圖1 FPGA數(shù)據(jù)采集電路仿真圖 歡迎轉載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）來源:ks991次
-
系統(tǒng)的硬件驗證/單元電路的調試
FPGA/CPLD數(shù)據(jù)采集電路的調試：使用MAX＋plus Ⅱ 10.0、計算機、GW48－CK EDA實驗開發(fā)系統(tǒng)等軟件和設備，對FPGA/CPLD壩刂控電路進行VHDL程序的調試、有關仿真以及編程下載，硬件測試等。 單片機數(shù)據(jù)處理控制程序的調
-
EDA中的密碼鎖輸入電路的仿真
如圖為密碼鎖輸入電路的仿真結果圖，圖中的輸出信號CLK_SCAN，C_DEBOUNCE是為便于仿真時觀察中間結果而增加的觀測點的輸出，調試好后程序中的相應語句應注釋掉。 如圖 密碼鎖輸入電路仿真結果圖 為便于觀測有關結果
-
EDA中的系統(tǒng)總體組裝電路的有關仿真
這里只給出了交通燈控制器的仿真圖，如圖1、圖2所示。 如圖1 JTDKZ，VHD的仿真圖（全局結果） 如圖2 JTDKZ VHD的仿真圖（局部結果） 從如圖1和如圖2可知，JTDKZ.VHD的設計是正確的。其他程序請讀者自已進行仿真和分
sylar^z
zhang..yb
xuwenyao1
jason.tw
盜號4SB
織夜
liujz7
Eric_Xia
yeyongjicn
neihongfeng2019
zhaoyang9
AutochipsMCU
lnhaing
ye450153631
MarkTony
a1340756279
tangqianjin
厚勁薄發(fā)
xiaoxiaoyuwu
Jenghiz
