本文闡述了一種芯片時鐘與功耗管理控制器的工作原理,進(jìn)行了模塊劃分,采用硬件描述語言實現(xiàn)了設(shè)計,并利用Synopsys公司的EDA工具進(jìn)行了仿真和綜合。
嵌入式TCP/IP的優(yōu)化設(shè)計與硬件實現(xiàn)
本文用VHDL硬件描述語言實現(xiàn)了1個多規(guī)格S盒,兼容1組8×8規(guī)格的S盒和4組6×4規(guī)格的S盒。通過改變控制編碼,它可以實現(xiàn)8×8和6×4規(guī)格的任意布爾函數(shù)變化,可以滿足DES算法和AES算法中的S盒變換,也為密碼算法可重組系統(tǒng)設(shè)計提供了一個通用IP。
本文中采用美國Atmel公司設(shè)計生產(chǎn)的FPSLIC即現(xiàn)場可編程系統(tǒng)級集成電路中的AT94K-Starter Kit器件,通過它內(nèi)部的AVR內(nèi)核、異步通信端口、FPGA以及其它外設(shè),以及串口調(diào)試軟件Acessport129實現(xiàn)了計算機(jī)和試驗板的通信,從而通過硬件實現(xiàn)了分組加密的算法。
本文中采用美國Atmel公司設(shè)計生產(chǎn)的FPSLIC即現(xiàn)場可編程系統(tǒng)級集成電路中的AT94K-Starter Kit器件,通過它內(nèi)部的AVR內(nèi)核、異步通信端口、FPGA以及其它外設(shè),以及串口調(diào)試軟件Acessport129實現(xiàn)了計算機(jī)和試驗板的通信,從而通過硬件實現(xiàn)了分組加密的算法。