基于ATmega48的微功耗電刺激器的設(shè)計

介紹了基于ATmega48單片機設(shè)計、用于動物實驗的電刺激實驗器的硬件結(jié)構(gòu)和軟件設(shè)計要點。敘述了ATmega48的特點及其低功耗設(shè)計的方法，給出了電壓調(diào)整DC/DC電路以及輸出脈沖電路的實現(xiàn)與控制方法。

數(shù)字跑表原理

實例的內(nèi)容及目標1．實例的主要內(nèi)容 本節(jié)通過Verilog HDL語言編寫一個具有“百分秒、秒、分”計時功能的數(shù)字跑表，可以實現(xiàn)一個小時以內(nèi)精確至百分之一秒的計時。 數(shù)字跑表的顯示可以通過編寫數(shù)碼管顯示程序來實現(xiàn)

全新視頻系統(tǒng)時鐘電路模塊參考設(shè)計（NS）

采用FPGA設(shè)計SDH設(shè)備時鐘

介紹了一種采用FPGA設(shè)計的SDH設(shè)備時鐘的構(gòu)成及設(shè)計原理；并給出了相關(guān)的測試結(jié)果；測試結(jié)果表明該SDH設(shè)備時鐘完全滿足ITU-T G.813建議規(guī)范的各項時鐘指標要求。

嵌入式實時操作系統(tǒng)PetOS設(shè)計與實現(xiàn)

嵌入式實時操作系統(tǒng)PetOS設(shè)計與實現(xiàn)

系統(tǒng)時鐘源的比較選擇及高性能PLL的發(fā)展趨勢

在所有電子系統(tǒng)中，時鐘相當于心臟，時鐘的性能和穩(wěn)定性直接決定著整個系統(tǒng)的性能。典型的系統(tǒng)時序時鐘信號的產(chǎn)生和分配包含多種功能，如振蕩器源、轉(zhuǎn)換至標準邏輯電平的部件以及時鐘分配網(wǎng)絡(luò)