1 引言 傳統(tǒng)的雷達(dá)發(fā)射機(jī),采用專(zhuān)用的信號(hào)發(fā)生模塊,無(wú)法任意的設(shè)置波形形式、參數(shù),信號(hào)中心頻率,信號(hào)功率等。在一定程度上限制了應(yīng)用范圍。尤其在雷達(dá)的預(yù)研和新技術(shù)的探索階段,要對(duì)各種雷達(dá)信號(hào)進(jìn)行實(shí)驗(yàn)或
摘要:為了解決采用DSP技術(shù)的雷達(dá)模擬器的硬件外圍電路設(shè)計(jì)復(fù)雜、人機(jī)交互界面設(shè)計(jì)繁瑣的問(wèn)題,利用FPGA芯片控制能力強(qiáng),設(shè)計(jì)靈活以及LabVIEW語(yǔ)言易于實(shí)現(xiàn)人機(jī)交互界面設(shè)計(jì)等優(yōu)點(diǎn),采用計(jì)算機(jī)結(jié)合NI公司的PCI-5
摘要:為了解決采用DSP技術(shù)的雷達(dá)模擬器的硬件外圍電路設(shè)計(jì)復(fù)雜、人機(jī)交互界面設(shè)計(jì)繁瑣的問(wèn)題,利用FPGA芯片控制能力強(qiáng),設(shè)計(jì)靈活以及LabVIEW語(yǔ)言易于實(shí)現(xiàn)人機(jī)交互界面設(shè)計(jì)等優(yōu)點(diǎn),采用計(jì)算機(jī)結(jié)合NI公司的PCI-5
介紹一種以數(shù)字正交上變頻芯片AD9957為核心器件,通過(guò)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)對(duì)其進(jìn)行配置的多波形雷達(dá)信號(hào)產(chǎn)生器。該信號(hào)產(chǎn)生器通過(guò)計(jì)算機(jī)RS 232串口對(duì)AD9957的工作參數(shù)進(jìn)行設(shè)置,從而實(shí)時(shí)產(chǎn)生不同時(shí)寬和帶寬的線(xiàn)性調(diào)頻、非線(xiàn)性調(diào)頻信號(hào)和相位編碼等信號(hào)。該系統(tǒng)的軟件由Matlab和QuartusⅡ共同開(kāi)發(fā),不僅用戶(hù)界面友好,而且便于維護(hù)和復(fù)雜功能的擴(kuò)充,具有較強(qiáng)的可移植性。實(shí)驗(yàn)結(jié)果表明,該系統(tǒng)完全達(dá)到了設(shè)計(jì)要求,性能優(yōu)良。
在一些需要高頻分辨率、設(shè)置轉(zhuǎn)換度的應(yīng)用場(chǎng)合,直接數(shù)字頻率合成器(DDS)技術(shù)具有其他頻率合成方法無(wú)法比擬的優(yōu)勢(shì)。在介紹DDS的基本原理及其典型器件AD9858的結(jié)構(gòu)和功能的基礎(chǔ)上,詳細(xì)論述了采用單片機(jī)+CPLD來(lái)控制AD9858實(shí)現(xiàn)寬帶雷達(dá)信號(hào)源的設(shè)計(jì)過(guò)程。實(shí)際應(yīng)用證明,該系統(tǒng)設(shè)計(jì)分辨率高,轉(zhuǎn)換速度快,在窄帶時(shí)無(wú)雜散動(dòng)態(tài)范圍SFDR優(yōu)于75 dBc,寬帶無(wú)雜散動(dòng)態(tài)范圍SFDR優(yōu)于55 dBC。
介紹一種以數(shù)字正交上變頻芯片AD9957為核心器件,通過(guò)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)對(duì)其進(jìn)行配置的多波形雷達(dá)信號(hào)產(chǎn)生器。該信號(hào)產(chǎn)生器通過(guò)計(jì)算機(jī)RS 232串口對(duì)AD9957的工作參數(shù)進(jìn)行設(shè)置,從而實(shí)時(shí)產(chǎn)生不同時(shí)寬和帶寬的線(xiàn)性調(diào)頻、非線(xiàn)性調(diào)頻信號(hào)和相位編碼等信號(hào)。該系統(tǒng)的軟件由Matlab和QuartusⅡ共同開(kāi)發(fā),不僅用戶(hù)界面友好,而且便于維護(hù)和復(fù)雜功能的擴(kuò)充,具有較強(qiáng)的可移植性。實(shí)驗(yàn)結(jié)果表明,該系統(tǒng)完全達(dá)到了設(shè)計(jì)要求,性能優(yōu)良。
在一些需要高頻分辨率、設(shè)置轉(zhuǎn)換度的應(yīng)用場(chǎng)合,直接數(shù)字頻率合成器(DDS)技術(shù)具有其他頻率合成方法無(wú)法比擬的優(yōu)勢(shì)。在介紹DDS的基本原理及其典型器件AD9858的結(jié)構(gòu)和功能的基礎(chǔ)上,詳細(xì)論述了采用單片機(jī)+CPLD來(lái)控制AD9858實(shí)現(xiàn)寬帶雷達(dá)信號(hào)源的設(shè)計(jì)過(guò)程。實(shí)際應(yīng)用證明,該系統(tǒng)設(shè)計(jì)分辨率高,轉(zhuǎn)換速度快,在窄帶時(shí)無(wú)雜散動(dòng)態(tài)范圍SFDR優(yōu)于75 dBc,寬帶無(wú)雜散動(dòng)態(tài)范圍SFDR優(yōu)于55 dBC。
摘要:介紹了使用數(shù)據(jù)采集控制板HY-6070 C進(jìn)行探地雷達(dá)信號(hào)的數(shù)據(jù)采集方法以及應(yīng)用VC++編程進(jìn)行數(shù)據(jù)堆積顯示的軟件編制結(jié)果。實(shí)際使用證明它們均正確有效。 關(guān)鍵詞:探地雷達(dá);數(shù)據(jù)采集;堆積顯示 隨著電子技術(shù)和
摘要:介紹了使用數(shù)據(jù)采集控制板HY-6070 C進(jìn)行探地雷達(dá)信號(hào)的數(shù)據(jù)采集方法以及應(yīng)用VC++編程進(jìn)行數(shù)據(jù)堆積顯示的軟件編制結(jié)果。實(shí)際使用證明它們均正確有效。 關(guān)鍵詞:探地雷達(dá);數(shù)據(jù)采集;堆積顯示 隨著電子技術(shù)和
前言 FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)是由掩膜可編程門(mén)陣列和PLD(可編程邏輯器件)演變而來(lái)的,并將二者的特性結(jié)合在一起,使FPGA既有掩膜可編程門(mén)陣列的高邏輯密度和通用性,又有PLD的可編程特性。FPAG技術(shù)的發(fā)展使得
隨著電子計(jì)算機(jī)技術(shù)及電子設(shè)備的飛速發(fā)展,人們對(duì)數(shù)據(jù)的處理容量、處理速度以及工作平臺(tái)的實(shí)時(shí)監(jiān)控等性能的要求越來(lái)越高,從而使得高速、便捷、智能化的高性能數(shù)字處理設(shè)備成為當(dāng)今電子設(shè)備的發(fā)展趨勢(shì)。
隨著電子計(jì)算機(jī)技術(shù)及電子設(shè)備的飛速發(fā)展,人們對(duì)數(shù)據(jù)的處理容量、處理速度以及工作平臺(tái)的實(shí)時(shí)監(jiān)控等性能的要求越來(lái)越高,從而使得高速、便捷、智能化的高性能數(shù)字處理設(shè)備成為當(dāng)今電子設(shè)備的發(fā)展趨勢(shì)。
前言FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)是由掩膜可編程門(mén)陣列和PLD(可編程邏輯器件)演變而來(lái)的,并將二者的特性結(jié)合在一起,使FPGA既有掩膜可編程門(mén)陣列的高邏輯密度和通用性,又有PLD的可編程特性。FPAG技術(shù)的發(fā)展使得單個(gè)
摘要:由于非線(xiàn)性調(diào)頻(NLFM)信號(hào)固有的距離旁瓣較低而無(wú)需加權(quán)處理,避免失配損失而倍受關(guān)注。介紹一種基于直接數(shù)字頻率合成(DDS)的非線(xiàn)性調(diào)頻信號(hào)的硬件系統(tǒng)結(jié)構(gòu)和軟件設(shè)計(jì)方法。該設(shè)計(jì)主要通過(guò)控制DDS器件AD9854,
摘要:由于非線(xiàn)性調(diào)頻(NLFM)信號(hào)固有的距離旁瓣較低而無(wú)需加權(quán)處理,避免失配損失而倍受關(guān)注。介紹一種基于直接數(shù)字頻率合成(DDS)的非線(xiàn)性調(diào)頻信號(hào)的硬件系統(tǒng)結(jié)構(gòu)和軟件設(shè)計(jì)方法。該設(shè)計(jì)主要通過(guò)控制DDS器件AD9854,
摘要:由于非線(xiàn)性調(diào)頻(NLFM)信號(hào)固有的距離旁瓣較低而無(wú)需加權(quán)處理,避免失配損失而倍受關(guān)注。介紹一種基于直接數(shù)字頻率合成(DDS)的非線(xiàn)性調(diào)頻信號(hào)的硬件系統(tǒng)結(jié)構(gòu)和軟件設(shè)計(jì)方法。該設(shè)計(jì)主要通過(guò)控制DDS器件AD9854,