
用來驅(qū)動高分辨率模數(shù)轉(zhuǎn)換器(ADC)的信號源具有數(shù)百歐姆或更大的高頻交流負(fù)載和直流負(fù)載。因此,具有數(shù)兆歐姆高輸入阻抗以及低輸出阻抗的高性能運(yùn)算放大器是輸入ADC驅(qū)動器的理想選擇。ADC驅(qū)動器被用作緩沖器和低通濾波器以降低整體系統(tǒng)噪聲。利用這三種不同驅(qū)動架構(gòu)中的其中一種,來設(shè)計(jì)高性能運(yùn)算放大器與ADC的接口,你就能夠提升系統(tǒng)性能。
模擬采集部分是所有數(shù)據(jù)采集系統(tǒng)的核心。微處理器、數(shù)字信號處理器、存儲器、固件、軟件驅(qū)動、操作系統(tǒng)和軟件應(yīng)用都可能構(gòu)成一個系統(tǒng)的大腦,但它們實(shí)際上還是模擬電路。要針對某種應(yīng)用建立一個有必要的速度、分辨率
設(shè)計(jì)了一個用于流水線模數(shù)轉(zhuǎn)換器(pipelined ADC)前端的采樣保持電路。該電路采用電容翻轉(zhuǎn)型結(jié)構(gòu),并設(shè)計(jì)了一個增益達(dá)到100 dB,單位增益帶寬為1 GHz的全差分增益自舉跨導(dǎo)運(yùn)算放大器
隨著流水線ADC精度的不斷提高,其轉(zhuǎn)換器性能受到各種電路非線性的嚴(yán)重影響。電容失配是引起非線性的一種主要因素。實(shí)踐表明,電容誤差平均技術(shù)是消除失配誤差的一種有效途徑。介紹幾種重要的電容誤差平均方法的原理和工作方式,并指出各自存在的優(yōu)缺點(diǎn)。最后對誤差校準(zhǔn)技術(shù)的發(fā)展趨勢進(jìn)行分析與展望。
凌力爾特公司 (Linear Technology Corporation) 推出一對 16 位增量累加 ADC LTC2460 和 LTC2462,這兩款器件都在纖巧 3mm x 3mm DFN 封裝中集成了一個精確基準(zhǔn)。該集成的基準(zhǔn) (典型值為 2ppm/ºC,最大值為 10p
隨著人類對數(shù)字生活的依賴日益加深,模擬器件的生存空間愈見興旺。歸根結(jié)底都是來源于對真實(shí)感官世界的需求。無論是通信的需求、醫(yī)療診斷的需求、還是數(shù)字娛樂的需求,人類對視聽的真實(shí)性要求越來越高,連接模擬與數(shù)
Analog Devices, Inc.最新推出18款分辨率為10至16位的高功效模數(shù)轉(zhuǎn)換器(ADC)。ADI的這些新型ADC針對低功耗通信、工業(yè)、便攜式電子產(chǎn)品和儀器儀表設(shè)備而設(shè)計(jì),與許多同類競爭ADC相比,功耗降低了60%,但仍具備一流的
INS/GPS組合導(dǎo)航系統(tǒng)在軍事領(lǐng)域和民用方面的運(yùn)動載體中得到了廣泛應(yīng)用。INS是組合導(dǎo)航系統(tǒng)中的核心部分,涉及多個陀螺儀、多個加速度計(jì)和溫度傳感器等眾多傳感器數(shù)據(jù)的采集與處理,同時對系統(tǒng)運(yùn)算的實(shí)時性要求也很高。對于導(dǎo)航計(jì)算機(jī)系統(tǒng)的研究,許多學(xué)者做了大量有益的工作。傳感器數(shù)據(jù)采集現(xiàn)有方案大多采用一片多路△-∑結(jié)構(gòu)的AD芯片采集6路慣性器件信號,這就造成6路信號的數(shù)據(jù)采集不能同時進(jìn)行,在高動態(tài)下導(dǎo)致組合導(dǎo)航系統(tǒng)導(dǎo)航精度的下降。本文以TI公司生產(chǎn)的AD變換器AD1274和Altera公司生產(chǎn)的FPGA EPlS30位主選芯片,闡述了組合導(dǎo)航系統(tǒng)的實(shí)現(xiàn)方法。
INS/GPS組合導(dǎo)航系統(tǒng)在軍事領(lǐng)域和民用方面的運(yùn)動載體中得到了廣泛應(yīng)用。INS是組合導(dǎo)航系統(tǒng)中的核心部分,涉及多個陀螺儀、多個加速度計(jì)和溫度傳感器等眾多傳感器數(shù)據(jù)的采集與處理,同時對系統(tǒng)運(yùn)算的實(shí)時性要求也很高。對于導(dǎo)航計(jì)算機(jī)系統(tǒng)的研究,許多學(xué)者做了大量有益的工作。傳感器數(shù)據(jù)采集現(xiàn)有方案大多采用一片多路△-∑結(jié)構(gòu)的AD芯片采集6路慣性器件信號,這就造成6路信號的數(shù)據(jù)采集不能同時進(jìn)行,在高動態(tài)下導(dǎo)致組合導(dǎo)航系統(tǒng)導(dǎo)航精度的下降。本文以TI公司生產(chǎn)的AD變換器AD1274和Altera公司生產(chǎn)的FPGA EPl
今年年初TI推出的兩款模數(shù)轉(zhuǎn)換器(ADC) ADS8329和ADS8330向世人展現(xiàn)了一個低功耗、高速和高性能的獨(dú)特組合。該組合使其成為諸多應(yīng)用的理想選擇,例如:通信、醫(yī)療儀器、自動測試設(shè)備、數(shù)據(jù)采集系統(tǒng)或工業(yè)過程控制
為了滿足3G/4G通信終端(TD-SCDMA、WiMAX和LTE)、基站、中繼器以及軟件無線電系統(tǒng)應(yīng)用高達(dá)40MHz信號帶寬的嚴(yán)苛應(yīng)用要求,如要求使用30MHz帶寬的多模系統(tǒng)能夠以140 MHz的高中頻實(shí)現(xiàn)78.4dBFS SNR與85dBc的無雜散動態(tài)范
介紹了一種用于高速ADC的低抖動時鐘穩(wěn)定電路。這個電路由延遲鎖相環(huán)(DLL)來實(shí)現(xiàn)。這個DLL有兩個功能:一是通過把一個時鐘沿固定精確延遲半個周期,再與另一個沿組成一個新的時鐘來調(diào)節(jié)時鐘占空比到50%左右;二是調(diào)節(jié)時鐘抖動。該電路采用0.35μm CMOS工藝,在Cadence Spectre環(huán)境下進(jìn)行仿真驗(yàn)證,對一個8 bit、250 Msps采樣率的ADC,常溫下得到的時鐘抖動小于0.25 ps rms(典型的均方根)。
介紹了一種帶寬150 kHz、16 bit的∑-△模數(shù)轉(zhuǎn)換器中的降采樣低通濾波器的設(shè)計(jì)和實(shí) 現(xiàn)。系統(tǒng)采用Sharpened CIC(cascaded integrator-comb)和ISOP(interpolated second-order polynomials)頻率補(bǔ)償技術(shù)對通帶的下降進(jìn)行補(bǔ)償,最后級聯(lián)三個半帶濾波器輸出。芯片采用SMIC O.18μmCMOS工藝實(shí)現(xiàn),系統(tǒng)仿真和芯片測試結(jié)果表明,性能滿足設(shè)計(jì)指標(biāo)要求。與傳統(tǒng)音頻領(lǐng)域的∑-△ADC應(yīng)用相比,該設(shè)計(jì)在很大程度上拓展了處理帶寬,提高了處理精度,并且便于集成在SOC芯片中,主要應(yīng)用于醫(yī)療儀器、移動通信、過程控制和PDA(personal digital assistants)等領(lǐng)域。
在經(jīng)濟(jì)危機(jī)來臨的時候,手握大量現(xiàn)金的公司就是最幸福的。對于IC公司尤為如此,因?yàn)楹芏嗥綍r高不可攀的公司都變得質(zhì)優(yōu)價廉。通過一兩次成功的并購,就可彌補(bǔ)公司在技術(shù)和服務(wù)方面的不足,并打開通往未來市場的大門。
本文給出了快速響應(yīng)FSK控制環(huán)路模擬前端的詳細(xì)設(shè)計(jì)方案。用兩片MAX176 ADC分別量化兩個輸入通道并控制FSK調(diào)制器的PLL。這一獨(dú)特、簡單的結(jié)構(gòu)將電路尺寸和環(huán)路延遲時間降至最小,從而得到一個簡單的FSK調(diào)制器。文中介紹了部份經(jīng)過測試的基本控制回路。
數(shù)據(jù)采集系統(tǒng)電路(ADC0840)
超聲平臺的成像質(zhì)量與系統(tǒng)功耗,向來是此消彼長的“零和游戲”,對于便攜設(shè)備尤甚。早在2007年4月,ADI推出了全球第一款集成八通道的芯片——AD9271,但一年半過去了,對于一些比較高端的應(yīng)用,該芯片似乎在功耗上顯