
為了滿足3G/4G通信終端(TD-SCDMA、WiMAX和LTE)、基站、中繼器以及軟件無線電系統(tǒng)應用高達40MHz信號帶寬的嚴苛應用要求,如要求使用30MHz帶寬的多模系統(tǒng)能夠以140 MHz的高中頻實現(xiàn)78.4dBFS SNR與85dBc的無雜散動態(tài)范
介紹了一種用于高速ADC的低抖動時鐘穩(wěn)定電路。這個電路由延遲鎖相環(huán)(DLL)來實現(xiàn)。這個DLL有兩個功能:一是通過把一個時鐘沿固定精確延遲半個周期,再與另一個沿組成一個新的時鐘來調(diào)節(jié)時鐘占空比到50%左右;二是調(diào)節(jié)時鐘抖動。該電路采用0.35μm CMOS工藝,在Cadence Spectre環(huán)境下進行仿真驗證,對一個8 bit、250 Msps采樣率的ADC,常溫下得到的時鐘抖動小于0.25 ps rms(典型的均方根)。
介紹了一種帶寬150 kHz、16 bit的∑-△模數(shù)轉(zhuǎn)換器中的降采樣低通濾波器的設計和實 現(xiàn)。系統(tǒng)采用Sharpened CIC(cascaded integrator-comb)和ISOP(interpolated second-order polynomials)頻率補償技術對通帶的下降進行補償,最后級聯(lián)三個半帶濾波器輸出。芯片采用SMIC O.18μmCMOS工藝實現(xiàn),系統(tǒng)仿真和芯片測試結果表明,性能滿足設計指標要求。與傳統(tǒng)音頻領域的∑-△ADC應用相比,該設計在很大程度上拓展了處理帶寬,提高了處理精度,并且便于集成在SOC芯片中,主要應用于醫(yī)療儀器、移動通信、過程控制和PDA(personal digital assistants)等領域。
在經(jīng)濟危機來臨的時候,手握大量現(xiàn)金的公司就是最幸福的。對于IC公司尤為如此,因為很多平時高不可攀的公司都變得質(zhì)優(yōu)價廉。通過一兩次成功的并購,就可彌補公司在技術和服務方面的不足,并打開通往未來市場的大門。
本文給出了快速響應FSK控制環(huán)路模擬前端的詳細設計方案。用兩片MAX176 ADC分別量化兩個輸入通道并控制FSK調(diào)制器的PLL。這一獨特、簡單的結構將電路尺寸和環(huán)路延遲時間降至最小,從而得到一個簡單的FSK調(diào)制器。文中介紹了部份經(jīng)過測試的基本控制回路。
數(shù)據(jù)采集系統(tǒng)電路(ADC0840)
超聲平臺的成像質(zhì)量與系統(tǒng)功耗,向來是此消彼長的“零和游戲”,對于便攜設備尤甚。早在2007年4月,ADI推出了全球第一款集成八通道的芯片——AD9271,但一年半過去了,對于一些比較高端的應用,該芯片似乎在功耗上顯
1、前言 在任何一個高速高分辨率的模數(shù)轉(zhuǎn)換器中,高精度和快速比較器總是起著至關重要的作用。與其它種類的ADC相比,流水線ADC 有著高速、高分辨率的特點。因此,它在電子系統(tǒng)中,有著廣泛的應用。流水線ADC由許多
CDTS ADC 的優(yōu)點是在最低可能的功耗下提供所需的高速度、高分辨率。在汽車、醫(yī)療、工業(yè)和測試測量設備的與傳感器相關的應用中,此技術可以用于構成新的結構,使模/數(shù)轉(zhuǎn)換靠近傳感器。
TWLA500在ADC及相關領域的應用 FAE:現(xiàn)場技術支持。給客戶提供你所銷售產(chǎn)品應用上的技術支持,并對客戶提出的質(zhì)量問題進行處理。FAE與客戶直接接觸,在產(chǎn)品的應用和市場方向上有信息上的優(yōu)勢,很多時候FAE的表
AD轉(zhuǎn)換器的分類 下面簡要介紹常用的幾種類型的基本原理及特點:積分型、逐次逼近型、并行比較型/串并行型、Σ-Δ調(diào)制型、電容陣列逐次比較型及壓頻變換型。 1)積分型(如TLC7135) 積分型AD工作原理是將輸入電壓
MAX19505/MAX19506/MAX19507具有業(yè)內(nèi)最低功耗,每通道模擬電路的功耗僅為43mW(MAX19505)、 57mW(MAX19506)和74mW(MAX19507)。此外,這些ADC還具有近乎理想的8位動態(tài)性能,70MHz時的SNR為 49.8dBFS、SFDR為69dBc。MAX