FPGA
-
AnDAPT推出面向Xilinx Artix和Kintex FPGA/SoC設(shè)備的電源解決方案
AnDAPT采用集成、靈活和可編程AmP電源管理IC來(lái)支持為Xilinx Kintex和Artix FPGA以及子系列產(chǎn)品設(shè)備供電,。 都柏林2021年10月5日 /美通社/ --&nb
-
基于FPGA的雙極化信號(hào)的采集板設(shè)計(jì)
摘 要：為了測(cè)量雙極化天線隔離度,使用通用設(shè)備進(jìn)行了雙極化信號(hào)的接收?qǐng)鰪?qiáng)測(cè)試,而這套設(shè)備昂貴,測(cè)試較為復(fù)雜,因 此提出了一套較簡(jiǎn)潔的方案。該方案采用一套系統(tǒng)整體硬件設(shè)計(jì)方案和可編程門陣列(FPGA)軟件設(shè)計(jì)方案。采用雙極化天 線作為接收天線,經(jīng)模擬接收機(jī)轉(zhuǎn)換為中頻信號(hào),送至雙極化信號(hào)采集板,由FPGA接收AD采樣的數(shù)據(jù)進(jìn)行處理并且保存至 SDRAM,信號(hào)采集板主要設(shè)計(jì)信號(hào)調(diào)衰減電路,高速AD9226電路,電源電路等。由于方案體積小,成本低廉,測(cè)試精確,因此有 研究的必要性。
-
zynq 和fpga區(qū)別
zynq 和fpga區(qū)別_【干貨分享】ZYNQ常用外設(shè)設(shè)計(jì)
-
專注于FPGA業(yè)務(wù)！安路科技科創(chuàng)板IPO獲批！
9月22日，證監(jiān)會(huì)發(fā)布消息稱，按法定程序同意了上海安路信息科技股份有限公司（以下簡(jiǎn)稱“安路科技”或“公司”）科創(chuàng)板首次公開(kāi)發(fā)行股票注冊(cè)，安路科技即將登陸資本市場(chǎng)成為A股首家專注于FPGA業(yè)務(wù)的上市公司。招股說(shuō)明書(shū)顯示，安路科技是國(guó)內(nèi)領(lǐng)先的半導(dǎo)體和集成電路設(shè)計(jì)企業(yè)之一，主營(yíng)業(yè)務(wù)為F...
-
ad7124的FPGA代碼
基于FPGAD的ad7124代碼編寫
-
數(shù)據(jù)編排支持人工智能(AI)的下一步發(fā)展
從深度嵌入式系統(tǒng)到超大規(guī)模數(shù)據(jù)中心部署，人工智能(AI)和機(jī)器學(xué)習(xí)(ML)技術(shù)正在為其中迅速擴(kuò)展的一系列的產(chǎn)品和應(yīng)用提供支持。盡管支持這些應(yīng)用的硬件設(shè)計(jì)存在很大程度的差異，但都需要硬件加速。
-
初學(xué)者如何學(xué)習(xí)FPGA的編程語(yǔ)言？
FPGA開(kāi)發(fā)使用的是硬件描述語(yǔ)言(HardwareDescriptionLanguage,HDL)或者是寄存器傳輸級(jí)語(yǔ)言(RegisterTransferLanguage,RTL)，它是用來(lái)描述數(shù)字電路功能和行為的語(yǔ)言，可以在寄存?zhèn)鬏敿?jí)、行為級(jí)、邏輯門級(jí)等描述電路。學(xué)習(xí)FPGA編...
-
【世說(shuō)設(shè)計(jì)】Microchip發(fā)布智能高級(jí)合成工具套件，助力客戶使用PolarFire??FPGA平臺(tái)進(jìn)行基于C 的算法開(kāi)發(fā)
由于邊緣計(jì)算應(yīng)用需要綜合考慮性能與低功耗，因此帶動(dòng)了開(kāi)發(fā)人員將現(xiàn)場(chǎng)可編程門陣列（FPGA）用作高能效加速器的需求，這種做法還能夠提供靈活性和加快上市時(shí)間。然而，大部分邊緣計(jì)算、計(jì)算機(jī)視覺(jué)和工業(yè)控制算法都是由開(kāi)發(fā)人員使用C語(yǔ)言原生開(kāi)發(fā)的，而他們對(duì)底層FPGA硬件知之甚少或一無(wú)所知。...
-
基于FPGA的嵌入式ZigBee網(wǎng)關(guān)的設(shè)計(jì)與實(shí)現(xiàn)
摘 要：為了更好地實(shí)現(xiàn)物聯(lián)網(wǎng)或工業(yè)控制領(lǐng)域中傳感器網(wǎng)絡(luò)設(shè)備的遠(yuǎn)程監(jiān)控功能，本文設(shè)計(jì)了一種基于FPGA的嵌入式網(wǎng)關(guān)系統(tǒng)的隨機(jī)方法。該設(shè)計(jì)通過(guò)構(gòu)建可編程片上系統(tǒng) (SOPC)，并利用Nios II嵌入式系統(tǒng)通過(guò)串口通信來(lái)實(shí)現(xiàn)對(duì)多個(gè)ZigBee網(wǎng)絡(luò)的數(shù)據(jù)采集，同時(shí)結(jié)合以太網(wǎng)通信實(shí)現(xiàn)數(shù)據(jù)傳輸和上位機(jī)實(shí)時(shí)監(jiān)控功能。整個(gè)系統(tǒng)在DE2-115開(kāi)發(fā)板[1]上實(shí)現(xiàn)并通過(guò)驗(yàn)證，實(shí)驗(yàn)結(jié)果滿足設(shè)計(jì)要求，并具有較好的靈活性、可配置性和應(yīng)用前景。
-
小型化低功耗數(shù)字信號(hào)處理器設(shè)計(jì)
摘要：隨著電子技術(shù)的不斷進(jìn)步，一些原本只能安裝在較大平臺(tái)的通信設(shè)備通過(guò)小型化、低功耗設(shè)計(jì)已經(jīng)能夠加裝在較小的平臺(tái)上，而通信設(shè)備的加裝會(huì)使這些平臺(tái)的信息化程度大幅提升，從而適應(yīng)更多的應(yīng)用場(chǎng)合。為了實(shí)現(xiàn)通信設(shè)備的小型化和低功耗，文章給出了通信信號(hào)處理器的小型化和低功耗設(shè)計(jì)方法。
-
Achronix和Signoff半導(dǎo)體攜手為人工智能/機(jī)器學(xué)習(xí)應(yīng)用提供FPGA和eFPGA IP設(shè)計(jì)服務(wù)
雙方的合作將加快基于Speedster7t FPGA和Speedcore eFPGA IP的解決方案的開(kāi)發(fā)
-
8-2、DSP和FPGA的優(yōu)缺點(diǎn)分析
本課件來(lái)自專欄課程：《視頻課程|雷達(dá)反干擾設(shè)計(jì)》，需要查看視頻講解，并且下載本文課件、程序、和參考資料的請(qǐng)到文末查看詳情。每周更新一節(jié)視頻課，每課約50分鐘。本課程有專屬的微信交流群，訂閱專欄后即可聯(lián)系小編（Zang_lxl）邀請(qǐng)加入，和更多的同學(xué)們一起交流學(xué)習(xí)，并不定時(shí)有相關(guān)資...
-
基于FPGA和DSP的1394b雙向數(shù)據(jù)傳輸系統(tǒng)
摘要:IEEE1394串行總線以其高速實(shí)時(shí)性的特點(diǎn)和靈活可配置的拓?fù)浣Y(jié)構(gòu)為提高系統(tǒng)，性能提供了一種有效的途徑。文中介紹了IEEEStd1394b總線系統(tǒng)的功能和特點(diǎn)，并以FPGA和DSP為控制核心設(shè)計(jì)了1394b雙向數(shù)據(jù)總線傳輸系統(tǒng)，最后闡述了系統(tǒng)的硬件設(shè)計(jì)、工作流程以及總線的配置過(guò)程。
-
Microchip發(fā)布智能高級(jí)合成(HLS)工具套件，助力客戶使用PolarFire? FPGA平臺(tái)進(jìn)行基于C++的算法開(kāi)發(fā)
新工具套件增強(qiáng)了PolarFire FPGA在邊緣計(jì)算系統(tǒng)中進(jìn)行硬件加速的用途
-
基于FPGA的生命探測(cè)儀算法研究與系統(tǒng)設(shè)計(jì)
摘要：給出了一種基于FPGA的生命探測(cè)信號(hào)處理系統(tǒng)的設(shè)計(jì)方法。從理論上研究了生命探測(cè)儀的算法及其軟硬件系統(tǒng)。其中在FPGA軟件設(shè)計(jì)中利用模塊化的思想方法分別設(shè)計(jì)了FIR濾波器、異步FIFO、UART、電池監(jiān)控、功能控制等功能模塊。最后完成人體特征信號(hào)和體動(dòng)信號(hào)的分析與提取，實(shí)現(xiàn)了非接觸情況下生命探測(cè)與發(fā)現(xiàn)。相對(duì)于傳統(tǒng)的生命探測(cè)儀，該設(shè)備具有體積小，功耗低，操作簡(jiǎn)單，攜帶方便等優(yōu)點(diǎn)，特別適用于野外和戰(zhàn)場(chǎng)生命探測(cè)等應(yīng)用場(chǎng)合。
-
基于NANDFLASH的大容量視頻存儲(chǔ)系統(tǒng)的設(shè)計(jì)
摘要：針對(duì)MPEG4格式壓縮的視頻數(shù)據(jù)，給出了采用NANDFLASH為存儲(chǔ)介質(zhì)，以FPGA為存儲(chǔ)陣列的控制器，并用DSP作為數(shù)據(jù)處理的核心單元，來(lái)完成大容量視頻數(shù)據(jù)存儲(chǔ)的系統(tǒng)設(shè)計(jì)方法，同時(shí)對(duì)壞塊的檢測(cè)處理等關(guān)鍵問(wèn)題提出了解決方案。
-
一種基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì)
摘要：給出了使用verilogHDL語(yǔ)言對(duì)鎖相環(huán)進(jìn)行基于FPGA的全數(shù)字系統(tǒng)設(shè)計(jì)，以及對(duì)其性能進(jìn)行分析和計(jì)算機(jī)仿真的具體方法。該方法采用綜合仿真工具QuartusU8.0來(lái)對(duì)數(shù)字鎖相環(huán)進(jìn)行輸入設(shè)計(jì)、功能時(shí)序仿真及器件編程。仿真結(jié)果表明：該方法可通過(guò)在傳統(tǒng)數(shù)字鎖相環(huán)基本結(jié)構(gòu)的基礎(chǔ)上增加自動(dòng)變?？刂颇K來(lái)有效解決縮短捕捉時(shí)間和減小同步誤差之間的矛盾。
-
基于SoCFPGA異步通信接口的實(shí)現(xiàn)
摘 要：針對(duì)Altera SoC FPGA平臺(tái)的Linux環(huán)境下ARM核與FPGA邏輯之間的數(shù)據(jù)交換問(wèn)題，提出了一種簡(jiǎn)單有效的異步接口實(shí)現(xiàn)方案。該方案在輕量級(jí)總線橋上掛載Avalon 三態(tài)控制器，并通過(guò)Linux應(yīng)用程序讀寫控制器對(duì)應(yīng)的地址，從而實(shí)現(xiàn)ARM核與FPGA邏輯間數(shù)據(jù)的異步交換。實(shí)驗(yàn)結(jié)果表明，該方案能夠穩(wěn)定、正確、快速地讀寫數(shù)據(jù)，可達(dá)到預(yù)期目標(biāo)。
-
FPGA的Veilog HDL語(yǔ)法、框架總結(jié)
摘要：VerilogHDL硬件描述語(yǔ)言是在用途最廣泛的C語(yǔ)言的基礎(chǔ)上發(fā)展起來(lái)的一種硬件描述語(yǔ)言，具有靈活性高、易學(xué)易用等特點(diǎn)。VerilogHDL可以在較短的時(shí)間內(nèi)學(xué)習(xí)和掌握，F(xiàn)PGA的VeilogHDL基礎(chǔ)語(yǔ)法總結(jié)，看完這些，F(xiàn)PGA的基本語(yǔ)法應(yīng)該就沒(méi)啥問(wèn)題了！一、基礎(chǔ)知識(shí)1、...
-
專欄?.?基于FPGA的雷達(dá)信號(hào)處理實(shí)現(xiàn)
這是一個(gè)視頻課程，每個(gè)目錄序號(hào)包含3節(jié)課程，共10*3=30節(jié)視頻課程，平均每節(jié)課40多分鐘。目前已經(jīng)全部更新完成，適合你對(duì)雷達(dá)基礎(chǔ)知識(shí)的軟硬件進(jìn)行一個(gè)較為系統(tǒng)的學(xué)習(xí)。本課程前期是基礎(chǔ)理論的講解，后期是結(jié)合經(jīng)驗(yàn)和項(xiàng)目實(shí)踐提煉的主要內(nèi)容，圍繞抗干擾和工程實(shí)現(xiàn)進(jìn)行原理闡述，省去了復(fù)雜...
zhaoyang9
AutochipsMCU
lnhaing
ye450153631
MarkTony
a1340756279
tangqianjin
厚勁薄發(fā)
xiaoxiaoyuwu
Jenghiz
湖南仁諾電子
hjf2001
gotoligang
注冊(cè)1
edna
suiwq
lux169
1094956558
kingun
hxx001
- 安富利3kW模擬電源供應(yīng)器（PSU）解決方案開(kāi)發(fā)板來(lái)襲，申請(qǐng)領(lǐng)好禮
- 得捷芯聞解碼視頻研習(xí)站第五期：打造更安全、更智能、更舒適、高續(xù)航的駕乘體驗(yàn)
- FPGA供電應(yīng)用遇挑戰(zhàn)？MPS高性能FPGA供電解決方案幫你破局
- 得捷芯聞解碼研習(xí)站第四期：網(wǎng)絡(luò)安全芯片，讓您的應(yīng)用系統(tǒng)無(wú)懈可擊
- “變現(xiàn)”指南：上傳資料獲三重紅包，親測(cè)有效！
- 《21ic技術(shù)洞察》系列欄目：AI芯紀(jì)元——AI加持，語(yǔ)?助?再進(jìn)化！
- 得捷芯聞解碼研習(xí)站第三期：MCU助?多應(yīng)?打破功耗噩夢(mèng)與安全隱患困局
