FPGA

關注人關注

我要報錯

FPGA（Field－Programmable Gate Array），即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。

RISC-V開源生態(tài)在嵌入式硬件加速中的探索——基于FPGA的硬件乘法器實現

在嵌入式系統(tǒng)向智能化、高性能化演進的浪潮中，RISC-V開源指令集架構憑借其模塊化設計和可擴展性，成為硬件加速領域的重要推動力。結合FPGA的可重構特性，基于RISC-V的硬件乘法器實現方案正逐步打破傳統(tǒng)架構的性能瓶頸，為邊緣計算、AI推理等場景提供高效算力支撐。

嵌入式分享
2026-02-06

RISC-V FPGA
NanoXplore和意法半導體聯(lián)合推出歐洲航天級FPGA芯片

2026年2月6日，中國——歐洲知名的SoC FPGA和抗輻射FPGA技術設計公司NanoXplore與服務多重電子應用領域、全球排名前列的半導體公司意法半導體 (STMicroelectronics，簡稱ST，紐約證券交易所代碼:STM) 近期宣布，NG-ULTRA已通過航天行業(yè)標準認證。這款防輻射加固型SoC FPGA是為中低軌衛(wèi)星星座等航天應用專門設計，還將用于研制各種衛(wèi)星設備系統(tǒng)，包括Galileo和Copernicus，以及可能實施的IRIS2等旗艦衛(wèi)星任務。

意法半導體
2026-02-06

SoC SDR FPGA
硬件加速模塊設計：嵌入式矩陣運算的FPGA實現

在嵌入式系統(tǒng)與邊緣計算場景中，矩陣運算作為圖像處理、信號分析、機器學習等領域的核心操作，其性能直接影響系統(tǒng)實時性與能效。傳統(tǒng)CPU架構受限于串行執(zhí)行模式，難以滿足高吞吐、低延遲的矩陣計算需求。FPGA（現場可編程門陣列）憑借其硬件并行性、可定制化架構及低功耗特性，成為嵌入式矩陣運算硬件加速的理想選擇。

電子設計自動化
2026-02-06

硬件加速嵌入式矩陣運算 FPGA
AMD 推出第二代 Kintex UltraScale+ 中端 FPGA，助力智能高性能系統(tǒng)

AMD 今日推出第二代 AMD Kintex UltraScale+ FPGA 系列，對于依賴中端 FPGA 為性能關鍵型系統(tǒng)提供支持的設計人員而言，可謂一項重大進步。

AMD
2026-02-04

工業(yè)自動化控制器 FPGA
FPGA在線調試技巧：SignalTap邏輯分析儀與虛擬I/O配置

在FPGA開發(fā)過程中，在線調試是驗證設計功能、定位問題的關鍵環(huán)節(jié)。傳統(tǒng)調試方法依賴外接邏輯分析儀，存在成本高、操作復雜、信號易受干擾等問題。而嵌入式調試工具如SignalTap邏輯分析儀和虛擬I/O（VIO）核，通過JTAG接口直接訪問FPGA內部信號，成為現代FPGA調試的主流方案。

電子設計自動化
2026-01-21

邏輯分析儀 SignalTap FPGA
Microchip推出SDI IP內核與四通道CoaXPress?橋接工具包，進一步擴展PolarFire? FPGA智能嵌入式視頻生態(tài)系統(tǒng)

該解決方案協(xié)議棧適用于下一代醫(yī)療、工業(yè)及機器人視覺應用，支持廣播級視頻質量、SLVS-EC至CoaXPress橋接功能及超低功耗運行

Microchip
2026-01-20

機器人嵌入式 FPGA
賦能工業(yè)、消費及機器視覺：貿澤開售 ams OSRAM Mira050 NIR增強全局快門圖像傳感器

2026年1月20日 – 專注于引入新品的全球電子元器件和工業(yè)自動化產品授權代理商貿澤電子(Mouser Electronics) 即日起開售ams OSRAM的新款Mira050近紅外 (NIR) 增強全局快門圖像傳感器。Mira050是一款緊湊型0.5MP圖像傳感器，專為2D和3D消費類及工業(yè)機器視覺應用而設計。

貿澤電子
2026-01-20

圖像傳感器機器視覺 FPGA
適用于先進SoC、FPGA和微處理器的低電壓、大電流設計解決方案

本文討論了各種高科技應用對先進電源解決方案的需求，比如需要多個低壓電源來為DDR、內核、I/O設備等組件供電，而半導體集成度日益提高使得微處理器的耗電量越來越大。為此，業(yè)界迫切需要提升遙測能力，以便對電壓、電流和溫度等參數進行監(jiān)測。本文介紹了一種雙相降壓型穩(wěn)壓器設計，其中集成了數字電源系統(tǒng)管理功能，致力于達成尺寸、效率、環(huán)路穩(wěn)定性和瞬態(tài)響應等方面的關鍵目標。

ADI
2026-01-19

微處理器 SoC FPGA
FPGA時序收斂五步法：靜態(tài)時序分析到邏輯重布局的調試技巧

在FPGA設計中，時序收斂是決定系統(tǒng)穩(wěn)定性的核心環(huán)節(jié)。面對高速信號（如DDR4、PCIe）和復雜邏輯（如AI加速器），傳統(tǒng)試錯法效率低下。本文提出"五步閉環(huán)調試法"，通過靜態(tài)時序分析（STA）、約束優(yōu)化、邏輯重構、物理調整和動態(tài)驗證的協(xié)同，實現時序問題的快速定位與修復。

電子設計自動化
2026-01-17

靜態(tài)時序分析 FPGA
FPGA多時鐘域同步方案：異步FIFO深度計算與握手信號設計

在高速FPGA設計中，多時鐘域（Multi-Clock Domain, MCD）數據傳輸是常見挑戰(zhàn)。異步FIFO作為跨時鐘域通信的核心組件，其深度計算與握手信號設計直接影響系統(tǒng)穩(wěn)定性。本文從理論建模到工程實現，系統(tǒng)闡述關鍵設計要點。

電子設計自動化
2026-01-17

FIFO 高速FPGA FPGA
FPGA低功耗設計操作：時鐘門控與電源關斷的聯(lián)合實現

在AIoT、邊緣計算等場景中，FPGA的功耗已成為制約系統(tǒng)續(xù)航與散熱的關鍵因素。傳統(tǒng)低功耗設計多依賴單一技術，而時鐘門控（Clock Gating）與電源關斷（Power Shutdown）的聯(lián)合應用，可通過動態(tài)管理硬件資源實現功耗的指數級下降。本文結合Xilinx UltraScale+與Intel Stratix 10系列FPGA，系統(tǒng)闡述兩種技術的協(xié)同實現路徑。

電子設計自動化
2026-01-17

邊緣計算低功耗設計 AIoT FPGA
基于FPGA的部分重配置技術：動態(tài)功能更新與資源管理

在航空航天、工業(yè)控制等高可靠性領域，系統(tǒng)需在運行中動態(tài)更新功能以適應任務變化，同時保持未修改模塊的持續(xù)運行。傳統(tǒng)FPGA全片重配置需中斷系統(tǒng)運行，且配置時間長達數百毫秒?；贔PGA的部分重配置（Partial Reconfiguration, PR）技術通過僅更新局部邏輯，實現功能動態(tài)切換與資源高效管理，成為解決這一挑戰(zhàn)的關鍵方案。

工業(yè)控制
2025-12-22

資源管理 FPGA
Quartus Prime下Cyclone V FPGA片上存儲器資源優(yōu)化與布局策略

在5G通信、工業(yè)控制等高性能嵌入式系統(tǒng)中，Cyclone V FPGA憑借其低功耗與高性價比特性成為主流選擇。其片上存儲器資源（M10K和MLAB）的優(yōu)化配置直接影響系統(tǒng)性能與資源利用率。本文基于Quartus Prime工具鏈，結合Cyclone V器件特性，提出一套從代碼級到架構級的存儲器優(yōu)化與布局策略。

電子設計自動化
2025-12-22

存儲器 Quartus Prime FPGA
基于Verilog HDL的FPGA數字電路設計：時鐘域交叉同步模塊實現與靜態(tài)時序分析

在FPGA數字電路設計中，時鐘域交叉（CDC）同步是確保多時鐘系統(tǒng)穩(wěn)定運行的核心技術。當數據在異步時鐘域間傳輸時，若未采取有效同步措施，可能導致亞穩(wěn)態(tài)傳播、數據丟失或功能錯誤。本文結合Verilog HDL實現與靜態(tài)時序分析（STA），探討時鐘域交叉同步模塊的設計方法。

電子設計自動化
2025-12-22

數字電路 Verilog FPGA
構建一個智能的“乒乓對手”

作為一名本科電氣工程專業(yè)的學生，我想要一種親身實踐的方式來更多地參與FPGA，因為我一直很享受與ELEC 326在一起的時光。這個項目特別突出，因為我喜歡游戲《pong》，也對游戲中的AI (npc和對手)的運作方式感興趣。

電路設計項目集錦
2025-12-17

AI ELEC 326 FPGA
多通道PMIC用作單輸出大電流PMIC

當今的電子器件，尤其是高性能處理器和FPGA，對電力的需求不斷攀升。在此背景下，電源管理解決方案必須不斷進化，以提供更高的電流并確保設計靈活性。本文探討了如何將多通道電源管理集成電路(PMIC)用作單通道大電流電源。并聯(lián)多個穩(wěn)壓輸出可以提升總電流能力，同時保持嚴格的電壓調節(jié)和熱平衡。這種技術不僅簡化了電源架構，而且增強了設計復用，減少了電路板空間，并改善了數字信號處理器、處理器、FPGA和微控制器等復雜電子器件中的熱分布。

ADI
2025-11-24

處理器數字信號處理器 FPGA
FPGA實現AES加密算法：狀態(tài)機控制與密鑰擴展實操指南

在數據安全需求日益增長的今天，AES（高級加密標準）作為對稱加密算法的代表，憑借其高安全性與高效性，在FPGA硬件加速領域占據核心地位。本文聚焦AES-256在FPGA上的實現，從狀態(tài)機控制與密鑰擴展兩大核心模塊出發(fā)，結合Verilog代碼與工程實踐，提供一套可落地的實操方案。

電子設計自動化
2025-11-23

AES加密算法 FPGA
DDR4控制器設計：FPGA時序約束與帶寬優(yōu)化方法論

在高速數據存儲與處理場景中，DDR4控制器作為FPGA與內存之間的橋梁，其時序約束精度與帶寬利用率直接影響系統(tǒng)性能。本文從時序約束核心參數、PCB布局優(yōu)化、AXI協(xié)議調優(yōu)三個維度，結合工程實踐案例，系統(tǒng)闡述DDR4控制器設計方法論。

電子設計自動化
2025-11-23

時序約束 DDR4 FPGA
FPGA中并行排序算法設計：BRAM分配與流水線控制技巧

在實時數據處理場景中，FPGA憑借其并行計算能力和硬件可重構特性，已成為實現高性能排序算法的核心載體。以金融高頻交易系統(tǒng)為例，其要求在微秒級延遲內完成百萬級數據排序，傳統(tǒng)CPU架構難以滿足需求，而FPGA通過并行排序算法與流水線控制的深度融合，可實現納秒級響應。本文將結合BRAM資源分配策略與流水線控制技術，探討FPGA并行排序算法的優(yōu)化實現。

電子設計自動化
2025-11-23

BRAM 并行排序算法 FPGA
基于Basys3的數字測距儀：采用傳感器和FPGA邏輯，提供快速，準確，實時的距離測量

你有沒有想過，停車傳感器、障礙物探測機器人，甚至是自動水龍頭等日常設備是如何如此準確地測量距離的?我想探索同樣的想法，但使用FPGA來實現，其中一切都發(fā)生在硬件邏輯層面，而不是依賴于微控制器。這個項目就是這樣開始的。

電路設計項目集錦
2025-11-23

傳感器 Basys3 數字測距儀 FPGA

首頁上一頁 1 2 3 4 5 6 7 8 9 10 下一頁尾頁

FPGA

RISC-V開源生態(tài)在嵌入式硬件加速中的探索——基于FPGA的硬件乘法器實現

NanoXplore和意法半導體聯(lián)合推出歐洲航天級FPGA芯片

硬件加速模塊設計：嵌入式矩陣運算的FPGA實現

AMD 推出第二代 Kintex UltraScale+ 中端 FPGA，助力智能高性能系統(tǒng)

FPGA在線調試技巧：SignalTap邏輯分析儀與虛擬I/O配置

Microchip推出SDI IP內核與四通道CoaXPress?橋接工具包，進一步擴展PolarFire? FPGA智能嵌入式視頻生態(tài)系統(tǒng)

賦能工業(yè)、消費及機器視覺：貿澤開售 ams OSRAM Mira050 NIR增強全局快門圖像傳感器

適用于先進SoC、FPGA和微處理器的低電壓、大電流設計解決方案

FPGA時序收斂五步法：靜態(tài)時序分析到邏輯重布局的調試技巧

FPGA多時鐘域同步方案：異步FIFO深度計算與握手信號設計

FPGA低功耗設計操作：時鐘門控與電源關斷的聯(lián)合實現

基于FPGA的部分重配置技術：動態(tài)功能更新與資源管理

Quartus Prime下Cyclone V FPGA片上存儲器資源優(yōu)化與布局策略

基于Verilog HDL的FPGA數字電路設計：時鐘域交叉同步模塊實現與靜態(tài)時序分析

構建一個智能的“乒乓對手”

多通道PMIC用作單輸出大電流PMIC

FPGA實現AES加密算法：狀態(tài)機控制與密鑰擴展實操指南

DDR4控制器設計：FPGA時序約束與帶寬優(yōu)化方法論

FPGA中并行排序算法設計：BRAM分配與流水線控制技巧

基于Basys3的數字測距儀：采用傳感器和FPGA邏輯，提供快速，準確，實時的距離測量

相關標簽

關注此標簽的用戶(人)

熱門活動

課程視頻