FPGA
-
萊迪思加入英偉達(dá)(NVIDIA) Halos生態(tài)系統(tǒng)，通過Holoscan傳感器橋接技術(shù)提升物理人工智能安全性
中國，上?！?026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者，萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(dá)(NVIDIA) Halos AI系統(tǒng)檢測實(shí)驗(yàn)室生態(tài)體系。該實(shí)驗(yàn)室是首個(gè)獲得美國國家標(biāo)準(zhǔn)協(xié)會(huì)認(rèn)證委員會(huì)(ANSI National Accreditation Board，ANAB)認(rèn)證、針對人工智能驅(qū)動(dòng)的物理系統(tǒng)的檢測實(shí)驗(yàn)室。此項(xiàng)合作在英偉達(dá) GTC 2026大會(huì)上正式公布，萊迪思將與英偉達(dá)及其他Halos生態(tài)成員攜手，開發(fā)基于Halos認(rèn)證的Holoscan傳感器橋接技術(shù)的物理人工智能 (AI) 方案，并隨著行業(yè)不斷發(fā)展，助力制定最佳實(shí)踐方案。
-
工業(yè)現(xiàn)場總線：EtherCAT從站協(xié)議在FPGA上的實(shí)時(shí)實(shí)現(xiàn)
在工業(yè)自動(dòng)化的“神經(jīng)網(wǎng)絡(luò)”中，EtherCAT憑借其獨(dú)特的“飛過處理”機(jī)制，已成為實(shí)時(shí)控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲(chǔ)轉(zhuǎn)發(fā)，EtherCAT數(shù)據(jù)幀在經(jīng)過每個(gè)從站時(shí)，硬件直接從中提取數(shù)據(jù)并插入響應(yīng)，這種“邊飛邊修”的能力將通信延遲壓縮至納秒級(jí)。然而，要完全駕馭這一協(xié)議，僅靠專用芯片往往受限于黑盒邏輯，基于FPGA的自主實(shí)現(xiàn)才是打通底層實(shí)時(shí)脈絡(luò)的bi jing之路。
-
SoC硬件加速：FPGA原型驗(yàn)證在早期軟件開發(fā)中的核心價(jià)值
在復(fù)雜的SoC芯片設(shè)計(jì)流程中，硬件與軟件的“割裂”往往是導(dǎo)致項(xiàng)目延期的元兇。當(dāng)RTL代碼還在仿真階段時(shí)，軟件團(tuán)隊(duì)只能基于指令集模擬器（ISS）進(jìn)行開發(fā)，不僅速度慢如蝸牛，且無法捕捉真實(shí)硬件的時(shí)序細(xì)節(jié)。此時(shí)，F(xiàn)PGA原型驗(yàn)證平臺(tái)便成為了連接虛擬設(shè)計(jì)與實(shí)體世界的“橋梁”，它允許開發(fā)者在芯片流片前數(shù)月就在接近真實(shí)的硬件環(huán)境中運(yùn)行驅(qū)動(dòng)與固件。
-
邊緣計(jì)算網(wǎng)關(guān)：NVIDIA Jetson與FPGA的協(xié)同數(shù)據(jù)處理新范式
在工業(yè)4.0浪潮中，邊緣計(jì)算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流，傳統(tǒng)單芯片架構(gòu)已難以滿足實(shí)時(shí)性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合，通過"前端FPGA極速感知+后端Jetson智能決策"的協(xié)同模式，為邊緣計(jì)算網(wǎng)關(guān)提供了兼具低延遲與高算力的創(chuàng)新解決方案。
-
以太網(wǎng)MAC層設(shè)計(jì)：在FPGA上實(shí)現(xiàn)1G/10G Ethernet的包處理流水線
在高速網(wǎng)絡(luò)通信領(lǐng)域，F(xiàn)PGA憑借其并行處理能力成為實(shí)現(xiàn)以太網(wǎng)MAC（媒體訪問控制）層的理想平臺(tái)。然而，面對1G甚至10Gbps的線速流量，傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線（Packet Processing Pipeline），是突破吞吐量瓶頸的核心手段。
-
FPGA DSP Slice高效利用：乘加運(yùn)算流水線設(shè)計(jì)與資源復(fù)用策略
在FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理（DSP）算法時(shí)，DSP Slice作為專用硬件資源，其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運(yùn)算（MAC）的優(yōu)化實(shí)現(xiàn)，分享流水線設(shè)計(jì)與資源復(fù)用的實(shí)用技巧，幫助開發(fā)者在有限資源下實(shí)現(xiàn)更高吞吐量。
-
OpenCL on FPGA：異構(gòu)計(jì)算中的內(nèi)存帶寬瓶頸突破方法
在異構(gòu)計(jì)算的浪潮中，F(xiàn)PGA憑借其可重構(gòu)特性與高能效比，成為突破算力瓶頸的“利刃”。然而，當(dāng)我們試圖通過OpenCL將FPGA納入統(tǒng)一計(jì)算平臺(tái)時(shí)，一個(gè)巨大的幽靈始終盤旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與FPGA內(nèi)部計(jì)算單元的恐怖吞吐量形成了鮮明剪刀差，數(shù)據(jù)傳輸往往成為制約性能提升的“阿喀琉斯之踵”。
-
從ASIC到FPGA：針對FPGA架構(gòu)重寫ASIC代碼的注意事項(xiàng)（面積與速度的平衡）
將成熟的ASIC設(shè)計(jì)遷移至FPGA平臺(tái)，絕非簡單的“復(fù)制粘貼”。ASIC設(shè)計(jì)追求極致的能效比和定制化物理布局，而FPGA受限于固定的邏輯單元（LUT、FF、DSP、BRAM）架構(gòu)，直接移植往往導(dǎo)致資源利用率低下甚至?xí)r序收斂失敗。工程師須從架構(gòu)層面重新審視代碼，在“面積（資源）”與“速度（頻率）”之間尋找新的平衡點(diǎn)。
-
DSP48E2的高級(jí)用法：乘加累加鏈與預(yù)加法器的性能優(yōu)化
在高性能FPGA設(shè)計(jì)中，DSP48E2 Slice絕非僅僅是一個(gè)簡單的乘法單元。若將其僅視為“硬件乘法器”，將極大浪費(fèi)其潛在的算力。作為Xilinx UltraScale+架構(gòu)的核心算術(shù)引擎，DSP48E2集成了預(yù)加器、27x18位乘法器及48位ALU，構(gòu)成了一條完整的“流水線工廠”。掌握其高級(jí)用法——特別是預(yù)加器（Pre-Adder）與乘加累加鏈（MAC Chain）的協(xié)同優(yōu)化，是突破算力瓶頸的關(guān)鍵。
-
抗輻射加固設(shè)計(jì)：FPGA在航空航天應(yīng)用中的三模冗余（TMR）實(shí)現(xiàn)
在浩瀚宇宙中，高能粒子如隱形的子彈，時(shí)刻轟擊著航天器的電子核心。對于FPGA而言，單粒子翻轉(zhuǎn)（SEU）可能導(dǎo)致邏輯狀態(tài)突變，引發(fā)災(zāi)/難性后果。此時(shí)，三模冗余（TMR）技術(shù)便成為守護(hù)系統(tǒng)可靠的“神盾”，它通過硬件代價(jià)換取極高的容錯(cuò)能力，是航空航天FPGA設(shè)計(jì)的bi備策略。
-
資源復(fù)用策略：利用Time-Multiplexing在小容量FPGA上實(shí)現(xiàn)大算法
在FPGA設(shè)計(jì)中，資源不足是工程師常面臨的“緊箍咒”。當(dāng)復(fù)雜的數(shù)字信號(hào)處理（DSP）算法或神經(jīng)網(wǎng)絡(luò)模型所需的邏輯單元（LUT）和DSP Slice遠(yuǎn)超芯片容量時(shí)，直接映射往往行不通。此時(shí)，Time-Multiplexing（時(shí)分復(fù)用）成為突破物理限制的“銀彈”。它通過分時(shí)共享硬件資源，以時(shí)間換空間，讓小容量FPGA也能跑通大算法。
-
FPGA云平臺(tái)體驗(yàn)：AWS F1實(shí)例上的硬件加速開發(fā)流程解析
在硬件加速的星辰大海中，F(xiàn)PGA（現(xiàn)場可編程門陣列）宛如一顆璀璨的明珠，以其無與倫比的并行計(jì)算能力和靈活性，成為打破摩爾定律瓶頸的“破局者”。然而，昂貴的硬件成本與漫長的開發(fā)周期曾讓無數(shù)開發(fā)者望而卻步。如今，AWS F1實(shí)例的出現(xiàn)，將這顆明珠鑲嵌在了云端，讓硬件加速變成了一種即開即用的“水電煤”資源。這不僅是技術(shù)的進(jìn)步，更是計(jì)算范式的深刻變革。
-
RISC-V核定制：在FPGA上實(shí)例化Rocket Chip并添加自定義指令集
在硬件設(shè)計(jì)的浪潮中，RISC-V架構(gòu)憑借其開放性與模塊化，已成為創(chuàng)新的“黃金賽道”。而FPGA則為這種創(chuàng)新提供了無限可能的“試驗(yàn)田”。通過將Rocket Chip生成器與FPGA結(jié)合，開發(fā)者不僅能快速構(gòu)建定制化SoC，更能通過自定義指令集（Custom Instructions）為特定算法注入硬件加速的靈魂。
-
FPGA時(shí)序收斂：關(guān)鍵路徑手動(dòng)布局與布線約束實(shí)戰(zhàn)技巧
在高性能FPGA設(shè)計(jì)中，時(shí)序收斂是決定系統(tǒng)穩(wěn)定性的核心挑戰(zhàn)。隨著工藝節(jié)點(diǎn)演進(jìn)至7/nm及以下，時(shí)鐘頻率突破GHz門檻，自動(dòng)布局布線工具常因資源競爭或路徑過長導(dǎo)致關(guān)鍵路徑時(shí)序違例。此時(shí)，手動(dòng)布局與布線約束成為突破瓶頸的關(guān)鍵手段。
-
AI模型在FPGA上的部署：從TensorFlow/PyTorch量化到Vitis AI DPU的全流程
在邊緣計(jì)算與物聯(lián)網(wǎng)快速發(fā)展的背景下，F(xiàn)PGA憑借其并行計(jì)算特性和低功耗優(yōu)勢，成為實(shí)時(shí)AI推理的理想硬件平臺(tái)。本文將系統(tǒng)闡述如何將TensorFlow/PyTorch模型通過量化、編譯等步驟部署到Xilinx DPU（深度學(xué)習(xí)處理器）的全流程，幫助開發(fā)者突破從算法到硬件的落地瓶頸。
-
動(dòng)態(tài)重配置實(shí)戰(zhàn)：FPGA運(yùn)行時(shí)邏輯功能切換指南
在工業(yè)控制、通信基站等高可靠性系統(tǒng)中，F(xiàn)PGA的靜態(tài)配置模式難以滿足功能升級(jí)與故障修復(fù)的實(shí)時(shí)性需求。動(dòng)態(tài)重配置（Partial Reconfiguration, PR）技術(shù)允許在系統(tǒng)運(yùn)行期間修改FPGA部分區(qū)域邏輯，實(shí)現(xiàn)"熱插拔"式功能更新。本文通過實(shí)際案例，分享PR技術(shù)的工程實(shí)現(xiàn)要點(diǎn)。
-
FPGA原型驗(yàn)證平臺(tái)搭建：多片互聯(lián)中的布線延遲優(yōu)化與引腳分配策略
在復(fù)雜SoC設(shè)計(jì)驗(yàn)證中，多片F(xiàn)PGA互聯(lián)已成為突破單芯片資源限制的關(guān)鍵方案。然而，跨芯片信號(hào)傳輸帶來的布線延遲和引腳分配沖突，常導(dǎo)致系統(tǒng)性能下降甚至功能異常。本文基于Xilinx Virtex UltraScale+系列FPGA的實(shí)測經(jīng)驗(yàn)，分享解決多片互聯(lián)核心問題的實(shí)用方法。
-
時(shí)序收斂的“后一公里”：Vivado/Quartus物理優(yōu)化策略破解建立時(shí)間
在FPGA設(shè)計(jì)中，時(shí)序收斂是工程師面臨的終/極挑戰(zhàn)。當(dāng)系統(tǒng)時(shí)鐘頻率突破200MHz時(shí)，建立時(shí)間（Setup Time）往往成為阻礙設(shè)計(jì)成功的"后一公里"難題。本文將深入解析Vivado和Quartus工具鏈中的物理優(yōu)化策略，結(jié)合實(shí)戰(zhàn)案例揭示如何突破高頻設(shè)計(jì)的時(shí)序瓶頸。
-
貿(mào)澤電子開售：面向工業(yè)、AI、醫(yī)療、數(shù)據(jù)中心等領(lǐng)域的Altera Agilex 5 FPGA與SoC
2026年3月18日 – 專注于引入新品的全球電子元器件和工業(yè)自動(dòng)化產(chǎn)品授權(quán)代理商貿(mào)澤電子 (Mouser Electronics) 即日起開售Altera全新Agilex? 5 FPGA和SoC產(chǎn)品。Agilex 5系列FPGA和SoC產(chǎn)品可廣泛應(yīng)用于需要高性能、低功耗、小規(guī)格及高邏輯密度的應(yīng)用，涵蓋無線與有線通信、視頻與廣播設(shè)備、工業(yè)、測試測量、數(shù)據(jù)中心、醫(yī)療等應(yīng)用場景。
-
FPGA SoC系統(tǒng)中硬核/軟核通信：AXI-Lite與HPS核的數(shù)據(jù)交互瓶頸突破
在FPGA SoC系統(tǒng)中，硬核（如ARM Cortex-A系列處理器）與軟核（FPGA邏輯）的協(xié)同工作已成為實(shí)現(xiàn)高性能異構(gòu)計(jì)算的核心范式。然而，這種架構(gòu)下數(shù)據(jù)交互的效率往往受限于AXI-Lite接口的帶寬與延遲特性。本文將結(jié)合實(shí)際工程經(jīng)驗(yàn)，解析AXI-Lite與HPS核通信中的關(guān)鍵瓶頸，并提出優(yōu)化策略。
- ADI數(shù)據(jù)中心白皮書搶先看，測試領(lǐng)紅包
- AMD 2026技術(shù)日4月2日登陸北京，21ic邀你來報(bào)名
- 《21ic技術(shù)洞察》系列欄目第二期：工業(yè)自動(dòng)化中的AI視覺系統(tǒng)
- 歐姆龍電子樣品商城小程序來襲，找樣品不用等！現(xiàn)貨供應(yīng)+全場包郵
- Littelfuse應(yīng)用學(xué)習(xí)社第一期：打造更穩(wěn)定與安全的數(shù)據(jù)中心解決方案
- 安富利3kW模擬電源供應(yīng)器（PSU）解決方案開發(fā)板來襲，申請領(lǐng)好禮
- 得捷芯聞解碼視頻研習(xí)站第五期：打造更安全、更智能、更舒適、高續(xù)航的駕乘體驗(yàn)
