FPGA
-
通過使用Basys 3開發(fā)來回顧FPGA設計的基礎知識以及與簡單執(zhí)行器的接口
多年來，在超過100個Hackster項目中，我們研究了一些非常深入和復雜的解決方案，從機器人到視覺處理，創(chuàng)建自己的硬件，當然還有涵蓋數學等概念的項目，以及fpga中的濾波。
-
國產FPGASOC雙目視覺處理系統(tǒng)開發(fā)實例-米爾安路DR1M90開發(fā)板
本系統(tǒng)基于米爾MYC-YM90X核心板構建，基于安路飛龍DR1M90處理器，搭載安路DR1 FPGA SOC 創(chuàng)新型異構計算平臺，充分發(fā)揮其雙核Cortex-A35處理器與可編程邏輯（PL）單元的協同優(yōu)勢。通過AXI4-Stream總線構建的高速數據通道（峰值帶寬可達12.8GB/s），實現ARM與FPGA間的納秒級（ns）延遲交互，較傳統(tǒng)方案提升了3倍的傳輸效率，極大地提升了系統(tǒng)整體性能。
-
FPGA設計需要掌握的幾個重要知識點
現在的FPGA不僅包含以前的LE,RAM也更大更快更靈活，管教IOB也更加的復雜，支持的IO類型也更多，而且內部還集成了一些特殊功能單元。
-
CORDIC IP教程：創(chuàng)建一個NCO的正弦余弦生成
學習如何在Vivado中使用CORDIC IP實現數控振蕩器(NCO) !
-
僅使用與門的BCD到十進制解碼器創(chuàng)建一個電路
這個項目的想法是在我完成數字電子課的一個實驗時產生的。目標是創(chuàng)建一個電路，使用開關將4位二進制數作為輸入，并將其作為等效的十六進制數輸出到七段顯示器上。使用Quartus，我們將邏輯門電路編程到FPGA(現場可編程門陣列)上。
-
國產FPGA SoC芯選擇，米爾安路飛龍核心板重磅發(fā)布
在邊緣智能、物聯網、5G通信和自動駕駛等技術的快速發(fā)展下，FPGA市場需求呈現爆發(fā)式增長。國產FPGA也在這場技術浪潮中嶄露頭角，吸引了廣大行業(yè)人士的關注。 今天，米爾電子基于安路科技最新一代國產工業(yè)級FPGA FPSoC——發(fā)布MYC-YM90X SOM模組及評估板套件。該產品采用安路飛龍DR1M90， 95K LEs 可編程邏輯，片上集成 64位2x Cortex-A35 @1GHz處理器，適用于復雜的實時嵌入式系統(tǒng)應用，支持多種內存接口和豐富的外設端口，滿足多樣化場景需求。
-
量子計算沖擊下的嵌入式系統(tǒng)安全：FPGA在后量子密碼學中的應用
隨著量子計算技術的快速發(fā)展，其對現有加密系統(tǒng)的潛在威脅日益凸顯。傳統(tǒng)的公鑰加密算法，如RSA和ECC，在量子計算機的強大計算能力面前將變得不堪一擊。因此，開發(fā)能夠抵御量子攻擊的后量子密碼學算法成為當務之急。而在嵌入式系統(tǒng)領域，由于資源受限和實時性要求高等特點，后量子密碼學的實現面臨諸多挑戰(zhàn)。不過，現場可編程門陣列（FPGA）技術的出現，為嵌入式系統(tǒng)提供了實現后量子密碼學的有力支持。
-
圖像高斯濾波的原理與FPGA實現思路
在圖像處理領域，高斯濾波是一種廣泛應用的線性平滑濾波技術，其核心目的是消除圖像中的高斯噪聲，提升圖像質量。高斯濾波的基本原理是對圖像中的每個像素應用高斯函數進行加權平均，從而平滑圖像。本文將深入探討圖像高斯濾波的原理，并詳細闡述其在FPGA（Field Programmable Gate Array，現場可編程門陣列）上的實現思路。
-
三種常見平方根算法在FPGA中的電路設計及Verilog實現與仿真探究
在現代數字信號處理領域，平方根運算是一項基礎且至關重要的操作，廣泛應用于通信、圖像處理、控制系統(tǒng)等多個領域。隨著現場可編程門陣列（FPGA）技術的飛速發(fā)展，利用FPGA實現高效、精確的平方根計算已成為研究熱點。本文將深入探討三種常見的平方根算法——牛頓迭代法、CORDIC算法和二進制搜索法，并詳細介紹它們在FPGA中的電路設計及Verilog實現與仿真過程。
-
Verilog實現低通濾波器于FPGA平臺：設計與優(yōu)化策略
在現代電子系統(tǒng)中，信號處理扮演著至關重要的角色。低通濾波器作為一種基礎的信號處理工具，廣泛應用于通信、音頻處理、圖像處理和控制系統(tǒng)等領域。隨著現場可編程門陣列（FPGA）技術的飛速發(fā)展，利用Verilog硬件描述語言在FPGA上實現低通濾波器已成為一種高效且靈活的方法。本文旨在探討如何在FPGA平臺上使用Verilog設計并實現低通濾波器，同時分析優(yōu)化策略以提高性能和資源利用率。
-
FPGA在智能交通信號燈控制系統(tǒng)中的應用
隨著城市現代化程度的提高，交通需求和交通量迅速增長，城市交通網絡中交通擁擠日益嚴重，逐步成為經濟和社會發(fā)展中的全球性共同問題。傳統(tǒng)的交通信號燈控制系統(tǒng)大多采用固定轉換時間間隔的控制方法，但由于十字路口不同時刻車輛的流量是復雜的、隨機的和不確定的，這種控制方法經常造成道路有效利用時間的浪費，影響道路的暢通。因此，開發(fā)一種能夠根據實時車流量進行自適應控制的智能交通信號燈系統(tǒng)顯得尤為重要。
-
FPGA驅動AD芯片：實現與芯片的高效通信
在現代電子系統(tǒng)中，模數轉換器（ADC）扮演著將模擬信號轉換為數字信號的重要角色。而現場可編程門陣列（FPGA）則以其靈活性和高性能成為眾多應用中不可或缺的一部分。本文將探討如何通過FPGA驅動AD芯片，并實現與AD芯片的高效通信。
-
SOPC、SoC與FPGA：異同、優(yōu)缺點及常見應用場景
在現代電子系統(tǒng)設計中，SOPC（System on a Programmable Chip，可編程片上系統(tǒng)）、SoC（System on Chip，片上系統(tǒng)）和FPGA（Field Programmable Gate Array，現場可編程門陣列）是三種重要的技術。它們各自具有獨特的優(yōu)勢和適用場景，同時也存在一些局限性。本文將深入探討這三種技術的異同、優(yōu)缺點以及它們在各個領域中的常見應用場景。
-
FPGA的多通道數據采集傳輸系統(tǒng)：技術解析與應用前景
在現代工業(yè)、科研及醫(yī)療等領域，數據采集與傳輸系統(tǒng)的性能直接關系到后續(xù)數據處理與分析的準確性和效率。隨著技術的不斷進步，基于FPGA（Field Programmable Gate Array，現場可編程門陣列）的多通道數據采集傳輸系統(tǒng)因其高速、并行處理能力強、靈活性高等優(yōu)點，逐漸成為數據采集領域的熱門技術。本文將深入探討FPGA在多通道數據采集傳輸系統(tǒng)中的應用原理、技術特點及未來應用前景。
-
時序約束：主時鐘與生成時鐘的深度解析
在FPGA（現場可編程門陣列）設計中，時序約束是確保設計滿足時序要求、提高工作頻率和獲得正確時序分析報告的關鍵步驟。其中，主時鐘與生成時鐘作為時序約束的核心要素，對于設計的穩(wěn)定性和性能具有至關重要的影響。本文將深入探討主時鐘與生成時鐘的定義、作用、約束設置方法以及實際案例，為讀者提供全面的理解和實踐指導。
-
CCD工業(yè)相機系統(tǒng)設計——基于FPGA設計
隨著工業(yè)自動化和機器視覺技術的飛速發(fā)展，CCD（Charge-Coupled Device，電荷耦合器件）工業(yè)相機因其高穩(wěn)定性、高分辨率和低噪聲等特點，在圖像采集和處理領域得到了廣泛應用?；贔PGA（Field-Programmable Gate Array，現場可編程門陣列）的CCD工業(yè)相機系統(tǒng)，能夠利用FPGA的高速并行處理能力，實現高效的圖像采集和處理，滿足實時性和高精度要求。本文將詳細介紹基于FPGA的CCD工業(yè)相機系統(tǒng)的設計方案，包括硬件架構、FPGA編程要點以及圖像處理算法的實現。
-
小白學習FPGA必備的四個基礎知識
FPGA（Field-Programmable Gate Array）即現場可編程門陣列，是一種硬件可重構的體系結構，以其并行處理能力強、開發(fā)周期短、邏輯可實時改變等優(yōu)勢，在數字信號處理、圖像處理、通信等多個領域得到了廣泛應用。對于新手而言，學習FPGA需要掌握一些基礎知識，本文將從四個方面進行詳細介紹：FPGA的基本概念與工作原理、硬件描述語言（HDL）、數字電路基礎以及硬件設計思想。
-
FPGA實現多路并行插值濾波（多相濾波）的深入探索
在數字信號處理領域，插值濾波是一項至關重要的技術，廣泛應用于圖像縮放、音頻信號處理、通信系統(tǒng)等多個方面。隨著現場可編程門陣列（FPGA）技術的飛速發(fā)展，利用FPGA實現高效、實時的插值濾波已成為研究和實踐的熱點。本文將深入探討FPGA進行多路并行插值濾波（多相濾波）的實現原理，解析其關鍵技術，并闡述其在硬件設計中的優(yōu)勢。
-
FPGA算法硬件加速：實現方法與詳細步驟解析
在現代計算領域，算法硬件加速已成為提升系統(tǒng)性能的關鍵技術之一?，F場可編程門陣列（FPGA）作為高性能計算平臺，憑借其并行處理能力和可重構性，在算法硬件加速方面展現出巨大潛力。本文將深入探討FPGA實現算法硬件加速的方法與詳細步驟，并結合示例代碼進行說明，旨在為讀者提供一套完整的實踐指南。
-
FPGA設計中的時序約束：探索組合邏輯延遲范圍
在現代電子系統(tǒng)設計中，特別是現場可編程門陣列（FPGA）的設計中，時序約束是至關重要的。它們確保了數據在時鐘周期內正確地被捕獲和處理，從而避免數據丟失或錯誤。本文將深入探討FPGA設計中一個重要的時序參數——組合邏輯延遲范圍，這是由寄存器的設置時間（Setup Time）和保持時間（Hold Time）以及時鐘周期（Tclk）共同決定的。
