嵌入式邏輯分析儀在FPGA設(shè)計(jì)中的應(yīng)用

1 引言目前在設(shè)計(jì)和驗(yàn)證超高密度FPGA時(shí)一般采用邏輯分析儀、示波器和總線分析儀，通過(guò)測(cè)試頭和連接器把信號(hào)送到儀器上，設(shè)計(jì)者必須提供足夠的I/O引腳進(jìn)行全方位的檢測(cè)，以及配置足夠的引腳。加入額外的邏輯，以便能選

基于FPGA的HDB3編解碼器設(shè)計(jì)

基于FPGA 的MPEG-4 編解碼器

基于高速FPGA的PCB設(shè)計(jì)技術(shù)

如果高速PCB設(shè)計(jì)能夠像連接原理圖節(jié)點(diǎn)那樣簡(jiǎn)單，以及像在計(jì)算機(jī)顯示器上所看到的那樣優(yōu)美的話，那將是一件多么美好的事情。然而，除非設(shè)計(jì)師初入PCB設(shè)計(jì)，或者是極度的幸運(yùn)，實(shí)際的PCB設(shè)計(jì)通常不像他們所從事的電路設(shè)

基于FPGA的壓制性干擾源的研究與設(shè)計(jì)

如何基于EMIF接口的DSP控制系統(tǒng)設(shè)計(jì)？

摘要：提出一種DSP 通過(guò)EMIF 接口控制復(fù)雜系統(tǒng)的方案。通過(guò)將DSP 芯片連接多片F(xiàn)PGA，并利用FPGA 與各種外部芯片連接，使得DSP 通過(guò)EMIF 接口就能控制各種芯片，實(shí)現(xiàn)復(fù)雜系統(tǒng)

用低成本FPGA實(shí)現(xiàn)低延遲變化的CPRI

基于FPGA的QPSK及OQPSK信號(hào)調(diào)制和解調(diào)電路設(shè)計(jì)

基于FPGA／CPLD和USB技術(shù)的無(wú)損圖像采集卡

幾種進(jìn)行FPGA時(shí)序約束的方法大盤點(diǎn)！

從最近一段時(shí)間工作和學(xué)習(xí)的成果中，我總結(jié)了如下幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下： 1. 核心頻率約束這是最基本的，所以標(biāo)號(hào)為0。2. 核心頻率約束+時(shí)

基于FPGA的高階QAM調(diào)制器的分析與設(shè)計(jì)

基于FPGA的1553B通信模塊的設(shè)計(jì)

基于FPGA的并行DDS

基于FPGA的音樂(lè)播放控制電路設(shè)計(jì)

FPGA設(shè)計(jì)中毛刺信號(hào)解析

在FPGA的設(shè)計(jì)中，毛刺現(xiàn)象是長(zhǎng)期困擾電子設(shè)計(jì)工程師的設(shè)計(jì)問(wèn)題之一, 是影響工程師設(shè)計(jì)效率和數(shù)字系統(tǒng)設(shè)計(jì)有效性和可靠性的主要因素。由于信號(hào)在FPGA的內(nèi)部走線和通過(guò)邏輯單元時(shí)造成的延遲,在多路信號(hào)變化的瞬間，組合

基于FPGA的RS232異步串行口IP核設(shè)計(jì)

正交相干檢波方法及FPGA的實(shí)現(xiàn)

在FPGA中實(shí)現(xiàn)圖像格式轉(zhuǎn)換的參考設(shè)計(jì)

ARM7與FPGA在工業(yè)控制中的結(jié)合應(yīng)用

基于FPGA的相檢寬帶測(cè)頻系統(tǒng)