基于NiosII處理器的通用AD IP核的設(shè)計(jì)與實(shí)現(xiàn)

面積優(yōu)先的分組密碼算法SMS4 IP核設(shè)計(jì)

關(guān)于quartus生成IP核的仿真出錯問題的解決

50點(diǎn)的小型網(wǎng)絡(luò) IP地址規(guī)劃實(shí)例

FPGA產(chǎn)業(yè)變革下的i-IP微電子

IP核在SoC設(shè)計(jì)中的接口技術(shù)

隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級的單芯片，已能夠?qū)⑾到y(tǒng)級設(shè)計(jì)集成到單個(gè)芯片中即實(shí)現(xiàn)片上系統(tǒng)SoC。IP核的復(fù)用是SoC設(shè)計(jì)的關(guān)鍵

基于DSP的嵌入式TCP/IP協(xié)議的研究與實(shí)現(xiàn)

為了將以太網(wǎng)通信技術(shù)應(yīng)用于電力自動化系統(tǒng)當(dāng)中，本文結(jié)合電力自動化系統(tǒng)實(shí)際詳細(xì)分析了嵌入式TCP/IP協(xié)議的選取原則，采用DSP芯片和網(wǎng)卡接口控制芯片設(shè)計(jì)了以太網(wǎng)接口，介紹了DSP芯片對網(wǎng)卡接口控制芯片的控制過程和TCP/IP協(xié)議棧處理數(shù)據(jù)包的流程，完成了嵌入式TCP/IP系統(tǒng)的開發(fā)。該系統(tǒng)可以將數(shù)據(jù)按網(wǎng)絡(luò)協(xié)議處理，實(shí)現(xiàn)數(shù)據(jù)的以太網(wǎng)傳輸。

一個(gè)未知代碼bug導(dǎo)致阿里云出現(xiàn)故障

6月28日消息，昨日下午，阿里云出現(xiàn)故障，導(dǎo)致用戶在訪問阿里云官網(wǎng)控制臺和使用部分產(chǎn)品功能出現(xiàn)問題。

分析TCP/IP協(xié)議棧代碼之UDP（STM32平臺）

1. UDP介紹UDP是一個(gè)簡單的面向數(shù)據(jù)報(bào)的運(yùn)輸層協(xié)議：進(jìn)程的每個(gè)輸出操作都正好產(chǎn)生一個(gè) UDP數(shù)據(jù)報(bào)，并組裝成一份待發(fā)送的IP數(shù)據(jù)報(bào)。這與面向流字符的協(xié)議不同，如TCP，應(yīng)用程序產(chǎn)生的全體數(shù)據(jù)與真正發(fā)送

分析TCP/IP協(xié)議棧代碼之ARP（STM32平臺）

1. ARP的簡介Address Resolution Protocol-地址解析協(xié)議ARP為IP地址到對應(yīng)的硬件地址之間提供動態(tài)映射。從邏輯Internet地址到對應(yīng)的物理硬件地址需要進(jìn)行翻譯。這就是ARP的功能。ARP的功能是在32 bit的

分析TCP/IP協(xié)議棧代碼之IP & ICMP（STM32平臺）

1. IP介紹IP是TCP/IP協(xié)議族中最為核心的協(xié)議。大家，如TCP、UDP、ICMP及IGMP數(shù)據(jù)，都是在IP數(shù)據(jù)報(bào)格式基礎(chǔ)上再封裝一層再來傳輸?shù)模ㄒ妶D1 - 4）。不可靠（unreliable）的意思是它不能保證 IP數(shù)據(jù)報(bào)能成

STM32NET學(xué)習(xí)筆記 IP ICMP部分

1.前言 嵌入式以太網(wǎng)開發(fā)是一個(gè)很有挑戰(zhàn)性的工作。通過幾個(gè)月的學(xué)習(xí)，我個(gè)人覺得大致有兩條途徑。第一條途徑，先通過高級語言熟悉socket編程，例如C#或C++，對bind，listen，connect，accept等函數(shù)熟悉

基于VHDL語言的IP核驗(yàn)證

引言 在IC(integrated circuit．集成電路)發(fā)展到超大規(guī)模階段的今天，基于IP(Intellectual Property，知識產(chǎn)權(quán))核的IC設(shè)計(jì)及其再利用是保證SoC(system onchip，片上系統(tǒng))開發(fā)效率和質(zhì)量的重要手段。如果能對IP核進(jìn)行

嵌入式系統(tǒng)制造商面臨的IP安全性的挑戰(zhàn)

公司的未來發(fā)展取決于知識產(chǎn)權(quán)(IP)的開發(fā)與保護(hù)。知識產(chǎn)權(quán)(IP) 在維基百科中被定義為法律概念，指的是被賦予專有權(quán)的智力創(chuàng)作。盡管該定義只涉及法律含義，但I(xiàn)P其實(shí)是組織或個(gè)人開展創(chuàng)新和努力工作的成果。

用Visual C++在局域網(wǎng)實(shí)現(xiàn)IP多播

在局域網(wǎng)中，管理員常常需要將某條信息發(fā)送給一組用戶。如果使用一對一的發(fā)送方法，雖然是可行的，但是過于麻煩，也常會出現(xiàn)漏發(fā)、錯發(fā)。為了更有效的解決這種組通信問題，出現(xiàn)了一種多播技術(shù)（也常稱為組播通信），

ASIC和SoC設(shè)計(jì)中嵌入式存儲器的優(yōu)化

為新的ASIC/SOC選擇最優(yōu)嵌入式存儲器IP是設(shè)計(jì)決策的關(guān)鍵。設(shè)計(jì)師應(yīng)了解適用于其特定應(yīng)用程序的最佳存儲器特性的所有關(guān)鍵參數(shù)，其尋求的存儲器IP應(yīng)具有足夠的適應(yīng)性，可滿足目標(biāo)SoC的各種需求。盡管有現(xiàn)成的免費(fèi)存儲器IP可供使用，但與可為特定應(yīng)用程序提供更好特性的收費(fèi)IP相比，它并不能總是提供最佳解決方案。

基于VHDL語言的IP核驗(yàn)證設(shè)計(jì)

引言 代碼純化．指在代碼設(shè)計(jì)中及完成后進(jìn)行自定義的、IEEE標(biāo)準(zhǔn)的、設(shè)計(jì)重用的、可綜合性和可測試性等方面的規(guī)則檢查； 代碼覆蓋率分析．研究仿真中的測試矢量是否足夠； 設(shè)計(jì)性能和面積分析．在設(shè)計(jì)邏輯綜合過程中分

FPGA中的處理器IP概述

可編程邏輯業(yè)對微處理器核的報(bào)道層出不窮，包括與ARM和MIPS的協(xié)議，這些討論已經(jīng)持續(xù)了數(shù)年。然而，討論的主題大體上沒什么改變，諸如采用硬核還是軟核?采用供應(yīng)商的特定標(biāo)準(zhǔn)還是行業(yè)標(biāo)準(zhǔn)?這些核如何用來全方位地支持

利用便攜式激勵為軟件驅(qū)動的驗(yàn)證鋪平道路

設(shè)計(jì)正變得日益復(fù)雜，越來越多的設(shè)計(jì)包含了處理器 - 甚至包含多個(gè)處理器。由于處理器是設(shè)計(jì)不可分割的一部分，因此我們必須驗(yàn)證在處理器上運(yùn)行的軟件與設(shè)計(jì)的其它部分之間的交互，這一點(diǎn)非常重要。軟件對當(dāng)今系統(tǒng)的運(yùn)作至關(guān)重要，因而在實(shí)驗(yàn)室中原型芯片完成之前，對硬件/軟件邊界的驗(yàn)證和確認(rèn)不容出現(xiàn)任何延遲。至少，驗(yàn)證團(tuán)隊(duì)必須完成這項(xiàng)任務(wù)，并且自行承擔(dān)風(fēng)險(xiǎn)。相信我們都聽說過一些嚴(yán)重錯誤的場景，例如，團(tuán)隊(duì)在實(shí)驗(yàn)室中發(fā)現(xiàn)，處理器的總線與設(shè)計(jì)的連接順序接反了，或者處理器從低功耗模式下再無法上電啟動。

李力游接管Imagination：深耕中國市場，靜心做端側(cè)AI研發(fā)

近日，李力游作為Imagination的新CEO首度媒體發(fā)聲，就自己就任緣由和對于公司的下一步發(fā)展進(jìn)行了說明。關(guān)于近期的ZTE事件和中國半導(dǎo)體產(chǎn)業(yè)現(xiàn)狀也發(fā)表了一些看法。Imagination的市場營銷與傳播副總裁David Harold也對