PLL的基本原理深入解析
在FPGA的學(xué)習(xí)中如何使用DCM?
合理設(shè)計(jì)和調(diào)整濾波器至關(guān)重要
使用級(jí)聯(lián)PLL抖動(dòng)消除器的有效性
實(shí)現(xiàn)高性能的PLL設(shè)計(jì),直接從電源管理模塊入手
一種改進(jìn)型的CMOS電荷泵鎖相環(huán)電路
定時(shí)決定一切:如何使用部分PLL創(chuàng)建調(diào)制波形
傳統(tǒng)電荷泵PLL環(huán)路參數(shù)的計(jì)算及建模
鎖相環(huán)的應(yīng)用有哪些?使用實(shí)例介紹
系統(tǒng)時(shí)鐘概述
基于鎖相環(huán)(PLL)頻率合成技術(shù)的寬帶信號(hào)發(fā)生器環(huán)路穩(wěn)定性分析
立即下載基于鎖相環(huán)(PLL)頻率合成技術(shù)的低功耗調(diào)頻廣播信號(hào)無(wú)線發(fā)射系統(tǒng)
立即下載基于電調(diào)諧技術(shù)與數(shù)字鎖相環(huán)(PLL)的智能調(diào)頻廣播接收機(jī)設(shè)計(jì)方案
立即下載基于鎖相環(huán)(PLL)頻率跟蹤技術(shù)的高穩(wěn)定性頻率合成器系統(tǒng)設(shè)計(jì)方案
立即下載結(jié)合鎖相環(huán) PLL 頻率合成技術(shù)的精密壓控LC振蕩器 VCO 系統(tǒng)設(shè)計(jì) 研究
立即下載尋求成熟的 3.5kW 半橋電磁爐電路方案設(shè)計(jì)
預(yù)算:¥50000尋求成熟的 3.5kW 半橋電磁爐電路方案設(shè)計(jì)
預(yù)算:¥50000基于stm32f4的外部芯片驅(qū)動(dòng)開(kāi)發(fā)
預(yù)算:¥10000溫度儀上位機(jī)項(xiàng)目開(kāi)發(fā)
預(yù)算:¥10000