-
嵌入式實時圖像處理系統(tǒng)中SDRAM控制器的實現(xiàn)
0 引 言SDRAM作為大容量、高速度、低價格、低功耗的存儲器件，在嵌入式實時圖像處理系統(tǒng)中具有很高的應用價值，但其控制機制復雜，因此需要設計控制器，以簡化系統(tǒng)對SDRAM的訪問。雖然目前許多微處理器及DSP都提供了
-
基于SDR SDRAM的視頻數據邏輯分析存儲器的設計與實現(xiàn)
摘要：針對傳統(tǒng)硬件測試軟件的弊端，文章提出一種便攜式視頻數據邏輯分析存儲器的設計方法，這種分析存儲器能夠針對網絡多媒體數據進行采集、分析和存儲等操作。在不影響網絡正常傳輸的前提下，針對TS流進行采集、存
-
嵌入式實時圖像處理系統(tǒng)中SDRAM控制器的實現(xiàn)
0 引 言 SDRAM作為大容量、高速度、低價格、低功耗的存儲器件，在嵌入式實時圖像處理系統(tǒng)中具有很高的應用價值，但其控制機制復雜，因此需要設計控制器，以簡化系統(tǒng)對
-
基于AMBA-AHB總線的SDRAM控制器的計方案
為了在嵌入式系統(tǒng)設計中實現(xiàn)對SDRAM存儲器的訪問，本文提出了一種基于AMBA-AHB總線規(guī)范的SDRAM控制器設計方案。方案首先簡要介紹了AMBA總線規(guī)范，然后在完成整個存儲控制器的整體框架設計的基礎上給出了SDRAM控制器的實現(xiàn)原理以及詳細的子模塊劃分。整個控制器的設計已用Verilog HDL語言實現(xiàn)并通過了Modelsim仿真和FPGA驗證。仿真結果表明所設計的控制器符合SDRAM內部指令操作，并且滿足了嚴格的時序要求。
-
基于AMBA-AHB總線的SDRAM控制器的計方案
為了在嵌入式系統(tǒng)設計中實現(xiàn)對SDRAM存儲器的訪問，本文提出了一種基于AMBA-AHB總線規(guī)范的SDRAM控制器設計方案。方案首先簡要介紹了AMBA總線規(guī)范，然后在完成整個存儲控制器的整體框架設計的基礎上給出了SDRAM控制器的實現(xiàn)原理以及詳細的子模塊劃分。整個控制器的設計已用Verilog HDL語言實現(xiàn)并通過了Modelsim仿真和FPGA驗證。仿真結果表明所設計的控制器符合SDRAM內部指令操作，并且滿足了嚴格的時序要求。
-
一種基于FPGA的DDR SDRAM控制器的設計
摘要 對DDR SDRAM的基本工作特性以及時序進行了分析與研究，基于FPGA提出了一種通用的DDRSDRAM控制器設計方案。在Modelaim上通過了軟件功能仿真，并在FPGA芯片上完成了硬件驗證。結果表明，該控制器能夠較好地完成DD
-
用Xilinx FPGA實現(xiàn)DDR SDRAM控制器
1 引言在高速信號處理系統(tǒng)中, 需要緩存高速、大量的數據, 存儲器的選擇與應用已成為系統(tǒng)實現(xiàn)的關鍵所在。DDR SDRAM是一種高速CMOS、動態(tài)隨機訪問存儲器, 它采用雙倍數據速率結構來完成高速操作。SDR SDRAM一個時鐘周
-
基于FPGA 的DDR SDRAM控制器在高速數據采集系統(tǒng)中應用
實現(xiàn)數據的高速大容量存儲是數據采集系統(tǒng)中的一項關鍵技術。本設計采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制，以狀態(tài)機來描述對DDR SDRAM 的各種時序操作，設計了DDR SDRAM 的數據與命令接口。用控
-
基于VHDL的SDRAM控制器的實現(xiàn)
在高速實時或者非實時信號處理系統(tǒng)當中，使用大容量存儲器實現(xiàn)數據緩存是一個必不可少的環(huán)節(jié)，也是系統(tǒng)實現(xiàn)中的重點和難點之一。SDRAM（同步動態(tài)隨機訪問存儲器）具有價格低廉、密度高、數據讀寫速度快的優(yōu)點，從而成
-
基于EPM1240的SDRAM控制器的設計
摘要：SDRAM的讀寫邏輯復雜，最高時鐘頻率達100 MHz以上，普通單片機無法實現(xiàn)復雜的SDRAM控制操作，復雜可編程邏輯器件CPLD具有編程方便，集成度高，速度快，價格低等優(yōu)點。因此選用CPLD設計SDRAM接口控制模塊，簡化
-
一種面向H．264視頻編碼器的SoC驗證平臺
摘要：構建了面向H．264視頻編碼器的SoC驗證平臺，采用FPGA原型系統(tǒng)完成H．264編碼器驗證。采用Wishbone總線連接32位微處理器OR120 0以及其他的必要IP核構建基本SoC平臺，并在此基礎上集成H．264硬件編碼模塊；根據H
-
基于EPM1240的SDRAM控制器的設計
摘要：SDRAM的讀寫邏輯復雜，最高時鐘頻率達100 MHz以上，普通單片機無法實現(xiàn)復雜的SDRAM控制操作，復雜可編程邏輯器件CPLD具有編程方便，集成度高，速度快，價格低等優(yōu)點。因此選用CPLD設計SDRAM接口控制模塊，簡化
-
一種面向H．264視頻編碼器的SoC驗證平臺
摘要：構建了面向H．264視頻編碼器的SoC驗證平臺，采用FPGA原型系統(tǒng)完成H．264編碼器驗證。采用Wishbone總線連接32位微處理器OR120 0以及其他的必要IP核構建基本SoC平臺，并在此基礎上集成H．264硬件編碼模塊；根據H
-
PDMA在測試SDRAM控制器中的應用
PDMA在測試SDRAM控制器中的應用
-
基于FPGA的外部存儲器設計
摘要：為了提高雷達海量數據的處理速度，采用FPGA設計了一種高速外部存儲器，通過多次實驗，驗證了設計方法的可行性。高速外部存儲器可以有效地提高數據存儲速度，節(jié)約讀／寫時間，從而滿足信號處理的高速實時的要求
-
PDMA在測試SDRAM控制器中的應用
我們設計了一個PDMA（Programmable Direct Mem o ry Access）用于測試SDRAM控制器的性能。在SoC中，SDRAM控制器往往跟多個IP模塊（圖形處理單元，音頻處理單元等）交換數據，采用多個PDMA通道同時訪問Memory可以真實
-
基于Stratix III的DDR3 SDRAM控制器設計
1 引言 DDR3 SDRAM是由JEDEC（電子設備工程聯(lián)合委員會）制定的全新下一代內存技術標準，具有 速度更快、功耗更低、效能更高以及信號質量更好等優(yōu)點，對于解決高速系統(tǒng)(例如某些高速圖 像處理系統(tǒng))設計中由于存儲
-
實時視頻采集系統(tǒng)的SDRAM控制器設計
描述了一種在PAL→VGA的實時視頻采集系統(tǒng)中圖像數據處理的方法。針對實時視頻采集系統(tǒng)一般使用2片SDRAM進行乒乓緩存的方式，給出一種使用一片SDRAM的不同BANK進行乒乓操作的相對容易實現(xiàn)的SDRAM控制器設計方法。該方法通過充分利用SDRAM的切換BANK存取操作并采用指令計數的方式進行讀寫狀態(tài)轉換，在PAL→VGA實時視頻采集系統(tǒng)中實現(xiàn)了利用一片SDRAM進行圖像緩存。它在實時視頻采集系統(tǒng)中圖像數據處理方面，具有良好的應用價值。
-
多端口SDRAM控制器的設計與實現(xiàn)
0 引 言 目前，在很多視頻數據采集以及實時顯示的應用開發(fā)中，常需要用到存儲容量大、讀寫速度快的存儲器。在各種存儲器件中，同步動態(tài)隨機存儲器SDRAM 以其速度快、容量大、價格低的特點而備受關注。SDRAM 的工
