基于Verilog HDL的FPGA數(shù)字電路設(shè)計:時鐘域交叉同步模塊實(shí)現(xiàn)與靜態(tài)時序分析
Verilog實(shí)現(xiàn)流水線FFT算法:時序優(yōu)化與資源平衡策略
基于Verilog的FPGA流水線優(yōu)化策略與實(shí)踐
Xilinx綜合工具參數(shù)設(shè)置與邏輯優(yōu)化權(quán)衡技巧
基于Verilog的FFT算法優(yōu)化:流水線架構(gòu)與資源占用平衡策略
三種常見平方根算法在FPGA中的電路設(shè)計及Verilog實(shí)現(xiàn)與仿真探究
Verilog實(shí)現(xiàn)低通濾波器于FPGA平臺:設(shè)計與優(yōu)化策略
基于Verilog的數(shù)字濾波器設(shè)計:消除信號毛刺的有效策略
基于Verilog編程的自動飲料售賣機(jī)的設(shè)計與實(shí)現(xiàn)
Verilog例化說明:構(gòu)建模塊化設(shè)計的基石
俄羅斯方塊Verilog HDL程序設(shè)計 - FPGACP LD
立即下載Verilog HDL語言在QuartusⅡ13.5軟件中將出租車計費(fèi)器基本結(jié)構(gòu)分成5個... -
立即下載Xilinx FPGA SRIO 接口 Verilog 源碼程序
立即下載如何實(shí)現(xiàn)一個RAM (單端口RAM 偽雙端口RAM 真雙端口RAM-verilog代碼-Testb
立即下載IC芯片F(xiàn)PGA設(shè)計偶數(shù)奇數(shù)小數(shù)分頻半整數(shù)分頻設(shè)計數(shù)字分頻器verilog源碼+測試激勵Testbe
立即下載創(chuàng)龍F(tuán)PGA開發(fā)板軟件定制
預(yù)算:¥50000基于國產(chǎn)高云fpga實(shí)現(xiàn)ieee1588協(xié)議
預(yù)算:¥50000基于FPGA設(shè)計V-by-one協(xié)議編程
預(yù)算:¥20000FPGA或者ZYNQ實(shí)現(xiàn)激光干涉儀測量
預(yù)算:¥2500FPGA或者ZYNQ實(shí)現(xiàn)激光干涉儀測量
預(yù)算:¥2500