
基于Xilinx Versal ACAP的AI Engine陣列編程與硬件加速器設(shè)計(jì)
Xilinx綜合工具參數(shù)設(shè)置與邏輯優(yōu)化權(quán)衡技巧
TI CCS與Xilinx Vitis對(duì)比,DSP開發(fā)工具鏈的生態(tài)競(jìng)爭(zhēng)
SRIO簡(jiǎn)介與Xilinx SRIO IP核例程詳解
在馬達(dá)控制系統(tǒng)中,F(xiàn)PGA的應(yīng)用
在ModelSim中添加Xilinx仿真庫:步驟與技巧
Vivado使用小技巧:優(yōu)化FPGA設(shè)計(jì)與開發(fā)效率
時(shí)序約束之Xilinx IDELAYE2應(yīng)用及仿真筆記
Xilinx FPGA BGA推薦設(shè)計(jì)規(guī)則和策略
Vivado編譯常見錯(cuò)誤合集及解決策略