Vitis

關(guān)注人關(guān)注

我要報錯

KRS Unleashed: 3——KRS工作區(qū)

本文介紹了KRS Unleashed的新分離的3個工作區(qū)是如何一起工作的，并解釋了如何在KRS Unleashed中生成交叉編譯的工件和設(shè)計新的應(yīng)用程序。上一篇文章已經(jīng)介紹了誰可以獲得用于交叉編譯的系統(tǒng)根，但它獨立于KRS。

電路設(shè)計項目集錦
2025-11-24

KRS 交叉編譯 vitis
KRS Unleashed: 4——Vitis工作區(qū)

本文將介紹新開發(fā)的自動化Vitis工作區(qū)流。原始的KRS流自動將內(nèi)核生成到配置在ROS 2包的CMakeLists.txt中的xclbin中，但目前未使用。雖然原始流程允許在ROS 2中直接生成內(nèi)核，但在開發(fā)新內(nèi)核時，該流程很難使用。由于v++的大部分輸出都隱藏在CMake命令之后，開發(fā)人員幾乎得不到任何反饋。此外，測試和調(diào)整配置不是微不足道的，需要在CMake中顯式配置。由于直接調(diào)用了v++編譯器，因此之后不存在以更圖形化的方式檢查結(jié)果的項目，這需要進(jìn)一步的專業(yè)知識。

電路設(shè)計項目集錦
2025-11-23

編譯器 ROS 2 vitis
如何對VC707的外設(shè)功能執(zhí)行正式測試

本文主要描述如何在VC707上進(jìn)行官方外設(shè)功能測試。

電路設(shè)計項目集錦
2025-02-20

Vitis VC707
Vitis如何更新xsa文件：詳細(xì)步驟與深入解析

在Vitis（Vitis統(tǒng)一軟件平臺）的開發(fā)環(huán)境中，更新xsa（硬件抽象層文件，通常包含比特流和其他硬件信息）文件是一個常見且關(guān)鍵的操作，特別是在進(jìn)行硬件設(shè)計迭代或優(yōu)化時。xsa文件的更新能夠確保Vitis工程中的硬件依賴保持最新，從而支持最新的硬件功能或修復(fù)潛在的問題。本文將詳細(xì)介紹Vitis如何更新xsa文件的步驟，并對這一過程進(jìn)行深入解析。

嵌入式分享
2024-07-23

Vitis xsa文件
三大戰(zhàn)略下Xilinx描繪了數(shù)據(jù)的三位一體：全面加速與自適應(yīng)譜一曲絕唱

本篇將重點講解在數(shù)據(jù)方面，Xilinx所描繪的智能世界。

21ic專訪
2019-12-12

Xilinx FPGA 加速卡技術(shù)專訪 vitis
擁抱開源的Xilinx描繪了AI之下的剛?cè)岵?jì)： Vitis AI平臺正式開放下載

從去年推出ACAP（自適應(yīng)計算加速平臺）到收購深厚學(xué)術(shù)背景加持的深鑒科技，再到近一兩個月前逐漸正式完全開放下載的Vitis和Vitis AI，Xilinx的路線一直很明確——便是“剛?cè)岵?jì)”，軟件硬件兩手都要強。

21ic專訪
2019-12-06

Xilinx FPGA AI 技術(shù)專訪 vitis
FPGA開發(fā)難？Xilinx這款軟件平臺解鎖全員創(chuàng)新

2019年10月9日，賽靈思公司（Xilinx）發(fā)布了里程碑式的 Vitis™ 統(tǒng)一軟件平臺，以“突破軟硬壁壘，解鎖全員創(chuàng)新” 為主題，解鎖軟件開發(fā)者的硬件加速壁壘，將賽靈思獨特的自適應(yīng)計算能力帶給全員開發(fā)者的新篇章。

21ic專訪
2019-10-10

Xilinx FPGA 軟件平臺技術(shù)專訪 vitis

Vitis

KRS Unleashed: 3——KRS工作區(qū)

KRS Unleashed: 4——Vitis工作區(qū)

如何對VC707的外設(shè)功能執(zhí)行正式測試

Vitis如何更新xsa文件：詳細(xì)步驟與深入解析

三大戰(zhàn)略下Xilinx描繪了數(shù)據(jù)的三位一體：全面加速與自適應(yīng)譜一曲絕唱

擁抱開源的Xilinx描繪了AI之下的剛?cè)岵?jì)： Vitis AI平臺正式開放下載

FPGA開發(fā)難？Xilinx這款軟件平臺解鎖全員創(chuàng)新

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動

課程視頻