Xilinx
-
Jointwave于HYSTA2009展示H.264解決方案
“隨著Jointwave公司繼續(xù)加大在視頻領(lǐng)域RTL實(shí)現(xiàn)方法上的研發(fā)投入和擴(kuò)大技術(shù)優(yōu)勢(shì)，滿足特定市場(chǎng)需求和針對(duì)客戶個(gè)性化服務(wù)，逐步形成了更清晰的產(chǎn)品線和高性能低成本的測(cè)試評(píng)估平臺(tái)，從而使我們的H.264 IP在FPGA/ASIC領(lǐng)
-
賽靈思亞太聯(lián)盟計(jì)劃成員開(kāi)展目標(biāo)設(shè)計(jì)平臺(tái)合作
日前，賽靈思公司（Xilinx, Inc.)）聯(lián)盟計(jì)劃成員（APAC Xilinx Alliance Program Members），是賽靈思作為 FPGA行業(yè)領(lǐng)導(dǎo)廠商實(shí)施目標(biāo)設(shè)計(jì)平臺(tái)戰(zhàn)略的關(guān)鍵。賽靈思目標(biāo)設(shè)計(jì)平臺(tái)戰(zhàn)略致力于幫助客戶縮短在應(yīng)用基礎(chǔ)架構(gòu)上
-
賽靈思亞太聯(lián)盟計(jì)劃成員開(kāi)展目標(biāo)設(shè)計(jì)平臺(tái)合作
賽靈思公司（Xilinx）聯(lián)盟計(jì)劃成員（APAC Xilinx Alliance Program Members），是賽靈思作為 FPGA行業(yè)領(lǐng)導(dǎo)廠商實(shí)施目標(biāo)設(shè)計(jì)平臺(tái)戰(zhàn)略的關(guān)鍵。賽靈思目標(biāo)設(shè)計(jì)平臺(tái)戰(zhàn)略致力于幫助客戶縮短在應(yīng)用基礎(chǔ)架構(gòu)上花費(fèi)的時(shí)間，而
-
廣播連接目標(biāo)設(shè)計(jì)平臺(tái)(Xilinx)
賽靈思公司（Xilinx）在2009 年國(guó)際廣播電視博覽會(huì) (IBC2009) 上展示了串行連接領(lǐng)域的最新開(kāi)發(fā)成果，這些技術(shù)可顯著降低串行數(shù)字接口的成本和功耗，并有助于全新 DisplayPort 和 Ethernet AVB協(xié)議的快速采用。賽靈思
-
基于Virtex-5 FPGA的杜比數(shù)碼專業(yè)編碼器(Xilinx)
賽靈思公司（Xilinx）宣布，現(xiàn)場(chǎng)可編程門陣列 (FPGA) 首次實(shí)現(xiàn)對(duì)多通道杜比數(shù)碼專業(yè)編碼功能的支持。利用這種實(shí)施在賽靈思 Virtex-5 器件中的編碼功能，廣播設(shè)備開(kāi)發(fā)人員可針對(duì)快速變化的設(shè)計(jì)要求做出極其靈活的反應(yīng)
-
基于Virtex-5 FPGA的杜比數(shù)碼專業(yè)編碼器(Xilinx)
賽靈思公司（Xilinx）宣布，現(xiàn)場(chǎng)可編程門陣列 (FPGA) 首次實(shí)現(xiàn)對(duì)多通道杜比數(shù)碼專業(yè)編碼功能的支持。利用這種實(shí)施在賽靈思 Virtex-5 器件中的編碼功能，廣播設(shè)備開(kāi)發(fā)人員可針對(duì)快速變化的設(shè)計(jì)要求做出極其靈活的反應(yīng)
-
基于FPGA的芯片設(shè)計(jì)及其應(yīng)用
過(guò)去，半導(dǎo)體行業(yè)一直關(guān)注的兩個(gè)目標(biāo)是縮小體積和提高速率。近 40年來(lái)，對(duì)這些目標(biāo)的追求促使行業(yè)發(fā)展符合摩爾定律，性能和電路密度每18個(gè)月翻倍。導(dǎo)致技術(shù)高速發(fā)展，蘊(yùn)育了計(jì)算機(jī)革命、互聯(lián)網(wǎng)革命以及現(xiàn)在的無(wú)線通信
-
全球IC庫(kù)存瘦身 公司競(jìng)爭(zhēng)力日益增強(qiáng)
市場(chǎng)研究公司iSuppli指出，隨著市場(chǎng)需求復(fù)蘇，在已經(jīng)公布第二季度業(yè)績(jī)的半導(dǎo)體公司中有多數(shù)都有不錯(cuò)的業(yè)績(jī)。在15家已公布第二季度業(yè)績(jī)的公司中，有11家表示該季度公司的“庫(kù)存天數(shù)（DOI）”低于過(guò)去三年的平均值，有
-
聯(lián)電65納米曝良率問(wèn)題 Xilinx受損
繼臺(tái)積電傳出40納米制程出現(xiàn)良率問(wèn)題，聯(lián)電客戶端FPGA(Field Programmable Gate Array)芯片業(yè)者賽靈思(Xilinx)，亦傳出因65納米制程良率問(wèn)題，導(dǎo)致高階產(chǎn)品Virtex-5大缺貨，且可能要到9月才能獲得解決。臺(tái)積電、聯(lián)電
-
聯(lián)電65納米曝良率問(wèn)題 Xilinx受損
繼臺(tái)積電傳出40納米制程出現(xiàn)良率問(wèn)題，聯(lián)電客戶端FPGA(Field Programmable Gate Array)芯片業(yè)者賽靈思(Xilinx)，亦傳出因65納米制程良率問(wèn)題，導(dǎo)致高階產(chǎn)品Virtex-5大缺貨，且可能要到9月才能獲得解決。臺(tái)積電、聯(lián)電
-
Xilinx風(fēng)險(xiǎn)基金不會(huì)再回到半導(dǎo)體產(chǎn)業(yè)
可編程邏輯電路供貨商賽靈思(Xilinx)總裁暨執(zhí)行長(zhǎng)Moshe Gavrielov日前表示，風(fēng)險(xiǎn)基金投資正逐漸短缺，而且就算在經(jīng)濟(jì)危機(jī)過(guò)去之后，恐怕也很難再回到半導(dǎo)體產(chǎn)業(yè)中來(lái)。 在3月初于美國(guó)舉行之2009年Semico高峰會(huì)的一場(chǎng)
-
思科本季繳納1.3億美元稅金 創(chuàng)歷史紀(jì)錄
北京時(shí)間5月30日上午消息，據(jù)國(guó)外媒體報(bào)道，思科當(dāng)?shù)貢r(shí)間周五稱，受繳納創(chuàng)紀(jì)錄稅金支出影響，該公司本財(cái)年第四季度每股收益將下調(diào)2-3美分。思科在向美國(guó)證券交易委員會(huì)遞交的一份文件中稱，美國(guó)第九巡回法院的上訴法
-
賽靈思聯(lián)手北工大共建教育部人才培養(yǎng)模式創(chuàng)新實(shí)驗(yàn)區(qū)
全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc.）和北京工業(yè)大學(xué) (北工大) 日前宣布，賽靈思聯(lián)手北工大和中國(guó)教育部共同投資的北工大-賽靈思軟件工程（嵌入式系統(tǒng)方向）聯(lián)合人才培養(yǎng)模式創(chuàng)新實(shí)驗(yàn)區(qū)今天隆重
-
AES音頻數(shù)據(jù)流之間的異步采樣率轉(zhuǎn)換
為不同數(shù)量數(shù)字音頻通道維持不同的輸入到輸出音頻采樣率，并支持新的 AVB功能的需求是一個(gè)巨大的挑戰(zhàn)。從變化的協(xié)議、存儲(chǔ)器管理、不同的負(fù)載和不同的系統(tǒng)接口等方面，很容易看到這些設(shè)計(jì)需要 ASSP 和 ASIC 所無(wú)法提供的高性能和低成本的靈活性。
-
AES音頻數(shù)據(jù)流之間的異步采樣率轉(zhuǎn)換
為不同數(shù)量數(shù)字音頻通道維持不同的輸入到輸出音頻采樣率，并支持新的 AVB功能的需求是一個(gè)巨大的挑戰(zhàn)。從變化的協(xié)議、存儲(chǔ)器管理、不同的負(fù)載和不同的系統(tǒng)接口等方面，很容易看到這些設(shè)計(jì)需要 ASSP 和 ASIC 所無(wú)法提供的高性能和低成本的靈活性。
-
報(bào)道稱Xilinx宣布裁員6%
可編程邏輯芯片供應(yīng)商Xilinx近日宣布計(jì)劃裁員6%。 據(jù)悉，Xilinx管理層表示，公司將在愛(ài)爾蘭400名員工中裁減130人。公司一位發(fā)言人稱，此次裁員是為了配合公司的全球重組，以改善競(jìng)爭(zhēng)力。
- 安富利3kW模擬電源供應(yīng)器（PSU）解決方案開(kāi)發(fā)板來(lái)襲，申請(qǐng)領(lǐng)好禮
- 得捷芯聞解碼視頻研習(xí)站第五期：打造更安全、更智能、更舒適、高續(xù)航的駕乘體驗(yàn)
- FPGA供電應(yīng)用遇挑戰(zhàn)？MPS高性能FPGA供電解決方案幫你破局
- 得捷芯聞解碼研習(xí)站第四期：網(wǎng)絡(luò)安全芯片，讓您的應(yīng)用系統(tǒng)無(wú)懈可擊
- “變現(xiàn)”指南：上傳資料獲三重紅包，親測(cè)有效！
- 《21ic技術(shù)洞察》系列欄目：AI芯紀(jì)元——AI加持，語(yǔ)?助?再進(jìn)化！
- 得捷芯聞解碼研習(xí)站第三期：MCU助?多應(yīng)?打破功耗噩夢(mèng)與安全隱患困局
