基于Verilog HDL的FPGA數(shù)字電路設(shè)計(jì):時(shí)鐘域交叉同步模塊實(shí)現(xiàn)與靜態(tài)時(shí)序分析
Verilog實(shí)現(xiàn)流水線FFT算法:時(shí)序優(yōu)化與資源平衡策略
基于Verilog的FPGA流水線優(yōu)化策略與實(shí)踐
Xilinx綜合工具參數(shù)設(shè)置與邏輯優(yōu)化權(quán)衡技巧
基于Verilog的FFT算法優(yōu)化:流水線架構(gòu)與資源占用平衡策略
三種常見(jiàn)平方根算法在FPGA中的電路設(shè)計(jì)及Verilog實(shí)現(xiàn)與仿真探究
Verilog實(shí)現(xiàn)低通濾波器于FPGA平臺(tái):設(shè)計(jì)與優(yōu)化策略
基于Verilog的數(shù)字濾波器設(shè)計(jì):消除信號(hào)毛刺的有效策略
基于Verilog編程的自動(dòng)飲料售賣機(jī)的設(shè)計(jì)與實(shí)現(xiàn)
Verilog例化說(shuō)明:構(gòu)建模塊化設(shè)計(jì)的基石
創(chuàng)龍F(tuán)PGA開(kāi)發(fā)板軟件定制
預(yù)算:¥50000基于國(guó)產(chǎn)高云fpga實(shí)現(xiàn)ieee1588協(xié)議
預(yù)算:¥50000基于FPGA設(shè)計(jì)V-by-one協(xié)議編程
預(yù)算:¥20000FPGA或者ZYNQ實(shí)現(xiàn)激光干涉儀測(cè)量
預(yù)算:¥2500FPGA或者ZYNQ實(shí)現(xiàn)激光干涉儀測(cè)量
預(yù)算:¥2500基于FPGA設(shè)計(jì)光端機(jī)板卡的軟硬件
預(yù)算:¥30000