高速數字電路中我們經常會需要耦合電容，特別對于一樣高速SERDES，往往都需要進行AC耦合，一些時鐘線也有可能需要AC耦合，這個時候不可避免的需要使用到耦合電容，我們知道高速數字電路中，需要盡可能的保持傳輸線的阻抗恒定，減少信號反射，提高信號質量，但是AC耦合電容的引進必然會導致阻抗的不連續(xù)性。

?耦合電容引起的阻抗不連續(xù)的原因是：電容焊盤相對于導線過大，根據公式C=εS/4πkd，能夠得知焊盤和參考層之間的寄生電容會增大，傳輸線的特性阻抗與寄生電容大小成反比，所以AC耦合電容處的阻抗就會相較于導線處變小，就會引起信號質量變差。

因此為了減小電容焊盤出的阻抗不穩(wěn)定，我們可以對焊盤進行優(yōu)化，可以想象到。如果增大焊盤到參考面的距離，那么寄生電容就會減小，阻抗就會增大，所以一般高速數字電路中，一般都會對電容焊盤下面的參考面挖空，讓電容焊盤參考更下面一層的參考面。

傳統(tǒng)的2D阻抗計算軟件是沒法進行AC耦合電容焊盤仿真的，必須使用3D電磁仿真軟件，一下介紹HFSS的仿真。

HFSS仿真電容，首先肯定需要進行仿真模型建立，可以參考我之前過孔建模的文章或者上網上找一個基礎教程，電容仿真對于初接觸者，最麻煩的是電容該怎么建模，下面介紹一下。

HFSS里面有各種各樣的邊界條件，其中一個是LumpedRLC，指的是集中元RLC參數，而電容其實就是一個集中元器件，所以可以用這個邊界進行仿真，方法：先按照電容的實際擺放位置使用HFSS里面的box命令畫4個焊盤（差分AC耦合兩個電容），然后應用rect命令分別畫一個矩形，該矩形大小應該小于等于這2個焊盤的實際大?。娙莶荒艽笥诤副P吧），和焊盤的上表面重合，一定要重合，不然相當于電容沒有放在焊盤上面；然后設置邊界條件，選擇Lumped RLC，在里面會有電容大小的設置，這樣就ok，就可以進行其他設置仿真了

?

電容的4個焊盤

加上2個Lumped RLC邊界，構成電容。

下面上一下仿真結果：

上圖中分別是地層挖空和不挖空的插損參數，綠色的是地層挖空，挖空大小和4個焊盤所占的大小相同。

從上面仿真圖可以看出地層挖空之后，信號質量能有非常大的提升。

我們在看一下阻抗的變化：

地層挖空優(yōu)化之后，阻抗得到了極大的改善。

其實還可以通過參數掃描，找出最合適的地層挖空大小，在這里就不貼出來仿真結果了。