SRAM (Static RAM)，即靜態(tài)RAM.它也由晶體管組成。接通代表1，斷開表示0，并且狀態(tài)會保持到接收了一個改變信號為止。這些晶體管不需要刷新，但停機或斷電時，它們同DRAM一樣，會丟掉信息。SRAM的速度非?？?，通常能以20ns或更快的速度工作。一個DRAM存儲單元僅需一個晶體管和一個小電容.而每個SRAM單元需要四到六個晶體管和其他零件。所以，除了價格較貴外，SRAM芯片在外形上也較大，與DRAM相比要占用更多的空間。由于外形和電氣上的差別，SRAM和DRAM是不能互換的。

SRAM的高速和靜態(tài)特性使它們通常被用來作為Cache存儲器。計算機的主板上都有Cache插座。如圖3所示的是一個SRAM的結構框圖。由圖3看出SRAM一般由五大部分組成，即存儲單元陣列、地址譯碼器(包括行譯碼器和列譯碼器)、靈敏放大器、控制電路和緩沖/驅動電路。在圖3中，A0-Am-1為地址輸入端，CSB. WEB和OEB為控制端，控制讀寫操作，為低電平有效，1100-11ON-1為數據輸入輸出端。存儲陣列中的每個存儲單元都與其它單元在行和列上共享電學連接，其中水平方向的連線稱為“字線”，而垂直方向的數據流入和流出存儲單元的連線稱為“位線”。通過輸入的地址可選擇特定的字線和位線，字線和位線的交叉處就是被選中的存儲單元，每一個存儲單元都是按這種方法被唯一選中，然后再對其進行讀寫操作。有的存儲器設計成多位數據如4位或8位等同時輸入和輸出，這樣的話，就會同時有4個或8個存儲單元按上述方法被選中進行讀寫操作。在SRAM 中，排成矩陣形式的存儲單元陣列的周圍是譯碼器和與外部信號的接口電路。存儲單元陣列通常采用正方形或矩陣的形式，以減少整個芯片面積并有利于數據的存取。以一個存儲容量為4K位的SRAM為例，共需12條地址線來保證每一個存儲單元都能被選中(

=4096)。如果存儲單元陣列被排列成只包含一列的長條形，則需要一個12/4K位的譯碼器，但如果排列成包含64行和64列的正方形，這時則只需一個6/64位的行譯碼器和一個6/64位的列譯碼器，行、列譯碼器可分別排列在存儲單元陣列的兩邊，64行和64列共有4096個交叉點，每一個點就對應一個存儲位。因此，將存儲單元排列成正方形比排列成一列的長條形要大大地減少整個芯片地面積。存儲單元排列成長條形除了形狀奇異和面積大以外，還有一個缺點，那就是單排在列的上部的存儲單元與數據輸入/輸出端的連線就會變得很長，特別是對于容量比較大得存儲器來說，情況就更為嚴重，而連線的延遲至少是與它的長度成線性關系，連線越長，線上的延遲就越大，所以就會導致讀寫速度的降低和不同存儲元連線延遲的不一致性，這些都是在設計中需要避免的。特性SRAM是比DRAM更為昂貴，但更為快速、低功耗(僅空閑狀態(tài))。因此SRAM首選用于帶寬要求高。SRAM比起DRAM更為容易控制，也更是隨機訪問。由于復雜的內部結構，SRAM比DRAM的占用面積更大，因而不適合用于更高儲存密度低成本的應用，如PC內存。時鐘頻率與功耗SRAM功耗取決于它的訪問頻率。如果用高頻率訪問SRAM，其功耗比DRAM大得多。有的SRAM在全帶寬時功耗達到幾個瓦特量級。另一方面，SRAM如果用于溫和的時鐘頻率的微處理器，其功耗將非常小，在空閑狀態(tài)時功耗可以忽略不計—幾個微瓦特級別。SRAM用于：

通用的產品

asynchronous界面，例如28針32Kx8的chip(通常命名為XXC256)，以及類似的產品最多16 Mbit每片

synchronous界面，通常用做高速緩存(cache)以及其它要求突發(fā)傳輸的應用，最多18 Mbit(256Kx72)每片

集成于芯片內

作為微控制器的RAM或者cache(通常從32 bytes到128kilobytes)

作為強大的微處理器的主caches，如x86系列與許多其它CPU(從8kiB到幾百萬字節(jié)的量級)

作為寄存器(參見寄存器堆)

用于特定的ICs或ASIC(通常在幾千字節(jié)量級)

用于FPGA與CPLD

嵌入式應用工業(yè)與科學用的很多子系統(tǒng)，汽車電子等等都用到了SRAM?，F(xiàn)代設備中很多都嵌入了幾千字節(jié)的SRAM。實際上幾乎所有實現(xiàn)了電子用戶界面的現(xiàn)代設備都可能用上了SRAM，如玩具。數碼相機、手機、音響合成器等往往用了幾兆字節(jié)的SRAM。 實時信號處理電路往往使用雙口(dual-ported)的SRAM。用于計算機SRAM用于PC、工作站、路由器以及外設：內部的CPU高速緩存，外部的突發(fā)模式使用的SRAM緩存，硬盤緩沖區(qū)，路由器緩沖區(qū)，等等。LCD顯示器或者打印機也通常用SRAM來緩存數據。SRAM做的小型緩沖區(qū)也常見于CDROM與CDRW的驅動器中，通常為256 KiB或者更多，用來緩沖音軌數據。線纜調制解調器及類似的連接于計算機的設備也使用了SRAM。愛好者搭建自己的處理器的業(yè)余愛好者更愿意選用SRAM，這是由于其易用性的工作界面。沒有DRAM所需的刷新周期;地址總線與數據總線直接訪問而不是像DRAM那樣多工分別訪問。SRAM通常只需3個控制信號：Chip Enable (CE), Write Enable (WE)與Output Enable(OE)。對于同步SRAM,還需要時鐘信號(Clock，CLK)。