以下內(nèi)容中，小編將對CPU中央處理器的相關(guān)內(nèi)容進(jìn)行著重介紹和闡述，希望本文能幫您增進(jìn)對CPU工作原理、CPU主頻的了解，和小編一起來看看吧。

一、CPU中央處理器工作原理

馮諾依曼體系結(jié)構(gòu)是現(xiàn)代計算機(jī)的基礎(chǔ)。在該體系結(jié)構(gòu)下，程序和數(shù)據(jù)統(tǒng)一存儲，指令和數(shù)據(jù)需要從同一存儲空間存取，經(jīng)由同一總線傳輸，無法重疊執(zhí)行。根據(jù)馮諾依曼體系，CPU的工作分為以下 5 個階段：取指令階段、指令譯碼階段、執(zhí)行指令階段、訪存取數(shù)和結(jié)果寫回。

取指令(IF，instruction fetch)，即將一條指令從主存儲器中取到指令寄存器的過程。程序計數(shù)器中的數(shù)值，用來指示當(dāng)前指令在主存中的位置。當(dāng) 一條指令被取出后，程序計數(shù)器(PC)中的數(shù)值將根據(jù)指令字長度自動遞增。

指令譯碼階段(ID，instruction decode)，取出指令后，指令譯碼器按照預(yù)定的指令格式，對取回的指令進(jìn)行拆分和解釋，識別區(qū)分出不同的指令類 別以及各種獲取操作數(shù)的方法?，F(xiàn)代CISC處理器會將拆分已提高并行率和效率。

執(zhí)行指令階段(EX，execute)，具體實現(xiàn)指令的功能。CPU的不同部分被連接起來，以執(zhí)行所需的操作。

訪存取數(shù)階段(MEM，memory)，根據(jù)指令需要訪問主存、讀取操作數(shù)，CPU得到操作數(shù)在主存中的地址，并從主存中讀取該操作數(shù)用于運(yùn)算。部分指令不需要訪問主存，則可以跳過該階段。

結(jié)果寫回階段(WB，write back)，作為最后一個階段，結(jié)果寫回階段把執(zhí)行指令階段的運(yùn)行結(jié)果數(shù)據(jù)“寫回”到某種存儲形式。結(jié)果數(shù)據(jù)一般會被寫到CPU的內(nèi)部寄存器中，以便被后續(xù)的指令快速地存取;許多指令還會改變程序狀態(tài)字寄存器中標(biāo)志位的狀態(tài)，這些標(biāo)志位標(biāo)識著不同的操作結(jié)果，可被用來影響程序的動作。

在指令執(zhí)行完畢、結(jié)果數(shù)據(jù)寫回之后，若無意外事件(如結(jié)果溢出等)發(fā)生，計算機(jī)就從程序計數(shù)器中取得下一條指令地址，開始新一輪的循環(huán)，下一個指令周期將順序取出下一條指令。

二、CPU中央處理器主頻

CPU的主頻，即CPU內(nèi)核工作的時鐘頻率。通常所說的某某CPU是多少兆赫的，而這個多少兆赫就是CPU的主頻。很多人認(rèn)為CPU的主頻就是其運(yùn)行速度，其實不然。CPU的主頻表示在CPU內(nèi)數(shù)字脈沖信號震蕩的速度，與CPU實際的運(yùn)算能力并沒有直接關(guān)系。主頻和實際的運(yùn)算速度存在一定的關(guān)系，但目前還沒有一個確定的公式能夠定量兩者的數(shù)值關(guān)系，因為CPU的運(yùn)算速度還要看CPU的流水線的各方面的性能指標(biāo)。

由于主頻并不直接代表運(yùn)算速度，所以在一定情況下，很可能會出現(xiàn)主頻較高的CPU實際運(yùn)算速度較低的現(xiàn)象。主頻僅是CPU性能表現(xiàn)的一個方面，而不代表CPU的整體性能。

CPU的主頻不代表CPU的速度，但提高主頻對于提高CPU運(yùn)算速度卻是至關(guān)重要的。舉個例子來說，假設(shè)某個CPU在一個時鐘周期內(nèi)執(zhí)行一條運(yùn)算指令，那么當(dāng)CPU運(yùn)行在100MHz主頻時，將比它運(yùn)行在50MHz主頻時速度快一倍。因為100MHz的時鐘周期比50MHz的時鐘周期占用時間減少了一半，也就是工作在100MHz主頻的CPU執(zhí)行一條運(yùn)算指令所需時間僅為10ns比工作在50MHz主頻時的20ns縮短了一半，自然運(yùn)算速度也就快了一倍。

只不過電腦的整體運(yùn)行速度不僅取決于CPU運(yùn)算速度，還與其它各分系統(tǒng)的運(yùn)行情況有關(guān)，只有在提高主頻的同時，各分系統(tǒng)運(yùn)行速度和各分系統(tǒng)之間的數(shù)據(jù)傳輸速度都能得到提高后，電腦整體的運(yùn)行速度才能真正得到提高。

提高CPU工作主頻主要受到生產(chǎn)工藝的限制。由于CPU是在半導(dǎo)體硅片上制造的，在硅片上的元件之間需要導(dǎo)線進(jìn)行聯(lián)接，由于在高頻狀態(tài)下要求導(dǎo)線越細(xì)越短越好，這樣才能減小導(dǎo)線分布電容等雜散干擾以保證CPU運(yùn)算正確。因此制造工藝的限制，是CPU主頻發(fā)展的最大障礙之一。

以上就是小編這次想要和大家分享的內(nèi)容，希望大家對本次分享的內(nèi)容已經(jīng)具有一定的了解。如果您想要看不同類別的文章，可以在網(wǎng)頁頂部選擇相應(yīng)的頻道哦。