隨著技術(shù)的不斷進(jìn)步，許多科技公司都專注于將越來越多的芯片組擠入更小的空間。結(jié)果，自集成電路發(fā)明以來，芯片組的尺寸一直在縮小。隨著芯片組尺寸不斷縮小，它們對靜電放電 (ESD) 等不受歡迎的電壓瞬變變得更加敏感。

當(dāng)集成電路（ IC ）經(jīng)受靜電放電（ ESD）時，放電回路的電阻通常都很小，無法限制放電電流。例如將帶靜電的電纜插到電路接口上時，放電回路的電阻幾乎為零，造成高達(dá)數(shù)十安培的瞬間放電尖峰電流，流入相應(yīng)的 IC 管腳。瞬間大電流會嚴(yán)重?fù)p傷 IC ，局部發(fā)熱的熱量甚至?xí)诨杵苄尽?ESD 對 IC的損傷還包括內(nèi)部金屬連接被燒斷，鈍化層受到破壞，晶體管單元被燒壞。ESD 還會引起 IC 的死鎖（ LATCHUP）。這種效應(yīng)和 CMOS 器件內(nèi)部的類似可控硅的結(jié)構(gòu)單元被激活有關(guān)。高電壓可激活這些結(jié)構(gòu)，形成大電流信道，一般是從 VCC 到地。串行接口器件的死鎖電流可高達(dá) 1A 。死鎖電流會一直保持，直到器件被斷電。不過到那時， IC 通常早已因過熱而燒毀了。電路級ESD防護(hù)方法1、并聯(lián)放電器件常用的放電器件有TVS，齊納二極管，壓敏電阻，氣體放電管等。

盡管有多種ESD 保護(hù)器件，但每種保護(hù)方法都相似。ESD 瞬態(tài)電壓抑制器 (TVS) 二極管與芯片組并聯(lián)放置。如果節(jié)點上的電壓超過某個閾值，二極管將導(dǎo)通并保護(hù)芯片組（圖 1）。

圖1：ESD二極管處于關(guān)閉狀態(tài)（左）；ESD二極管處于導(dǎo)通狀態(tài)并導(dǎo)通（右）

一些 ESD 保護(hù)器件可能會表現(xiàn)出暫時的負(fù)電阻，并將電壓“迅速恢復(fù)”到較低的設(shè)定電壓或保持電壓 V H。V H和擊穿電壓之間的差異可以很?。\回彈）或相當(dāng)大（深回彈）。深度回彈器件可以提供較低鉗位電壓的好處，但存在風(fēng)險。如果不考慮某些設(shè)計規(guī)范，就會出現(xiàn)一種稱為數(shù)據(jù)閂鎖的現(xiàn)象。在 ESD 沖擊等突發(fā)瞬變事件中，二極管將迅速恢復(fù)到 V H（圖 2）。但如果 V H器件的電壓在信號通過的工作電壓范圍內(nèi)，即使經(jīng)過 ESD 沖擊，二極管仍可保持導(dǎo)通狀態(tài)。這被稱為閂鎖，并且由于多種原因可能是有害的。

第一個原因是 ESD 保護(hù)二極管不是為處理連續(xù)傳導(dǎo)電流而設(shè)計的。這樣的電流可能會損壞保護(hù)二極管，以及二極管應(yīng)該保護(hù)的芯片組。第二個原因是，當(dāng)二極管傳導(dǎo)電流時，二極管兩端的電壓可能太低，芯片組無法正常工作。由于二極管和芯片組是并聯(lián)連接的，如果二極管將電壓保持在一定水平，芯片組也會保持該電壓。

圖 2：淺回彈（左）；深度回彈（右）

回彈越深或保持電壓越低，發(fā)生閂鎖的可能性就越大。為避免此問題，在使用深度回彈保護(hù)二極管時必須考慮幾個設(shè)計注意事項，包括二極管低鉗位的好處。

選擇保護(hù)二極管時，還需要考慮低電容（C L）和低動態(tài)電阻（R DYN）。高清多媒體接口 (HDMI) 2.0 和 USB 3.1 等接口中數(shù)據(jù)速度的提高提出了對具有 C L和 R DYN 的ESD 二極管的需求。較低的 C L 可保持信號完整性并支持更快的數(shù)據(jù)速率，而較低的 R DYN允許較低的鉗位電壓。一般來說，C L和 R DYN之間的關(guān)系是負(fù)相關(guān)的：降低一個會增加另一個。然而，TI 的新型 ESD 二極管同時具有低 C L和低 R DYN. 二極管還具有低鉗位電壓的淺回彈功能，從而消除了閂鎖的風(fēng)險。表 1 重點介紹了二極管這些二極管的一些規(guī)格。

表 1：低電容、低 R DYN ESD 二極管

總之，深度回彈保護(hù)二極管具有在較低電壓下鉗位的優(yōu)勢。然而，這些二極管的實現(xiàn)需要考慮幾個方面。如果未正確實施這些設(shè)計考慮，則存在可能損壞保護(hù)二極管、芯片組或兩者的閂鎖風(fēng)險。然而，低電容、低 R DYN 保護(hù)二極管具有低鉗位電壓的優(yōu)勢，而沒有閂鎖風(fēng)險，使其成為適用于許多接口的簡單、廉價的解決方案。