當我開始工作時，我從事的首批電源之一是用于處理器內(nèi)核的大電流兩相降壓電源。電流為 40A——當時相當大，而且太高而無法在單級中實現(xiàn)。大多數(shù)電源設(shè)計人員希望多相應用將高電流軌分成在功耗和尺寸方面更易于管理的級。我們還可以將相同的原理應用于低電流系統(tǒng)，以大大減小尺寸，同時保持多相轉(zhuǎn)換器的其他優(yōu)點。

運行更快、體積更小、質(zhì)量更好 - 這是移動電源微電子設(shè)計者持續(xù)追求的目標。作為消費者，我們都希望新一代的移動設(shè)備能提供比過去更強大更完善的功能，而且期待它比之前的設(shè)備更小更輕。

這意味著移動設(shè)備的電源管理芯片 (power management IC; PMIC)在占用較小PCB面積且維持較高轉(zhuǎn)換效率的同時還必須能提供更高輸出功率。此外，零件的尺寸和高度也是現(xiàn)代移動設(shè)備設(shè)計的關(guān)鍵參數(shù)。

事實上，這些限制越來越多。例如，使用于智能手機、平板電腦和上網(wǎng)本的最新一代ARM核應用處理器需要高達20A的峰值電流。顯然，基于傳統(tǒng)單相架構(gòu)的DC/DC降壓轉(zhuǎn)換器已不再適用。在手機中，零件的最大高度為1mm，甚至更低。在平板中，1.2mm也已經(jīng)是可接受的最高高度。在上網(wǎng)本中，這一高度也僅為1.5mm。這些限高都不允許DC/DC降壓轉(zhuǎn)換器僅采用單一電感器，因為它的高度要高得多。所以唯一的方法就是將單相功率模塊(power stage)分割成每相約2.5A的多相轉(zhuǎn)換器，且每相采用一顆較小的電感器。

然而，電源電路設(shè)計上還存在另一個問題。在這些高峰值電流狀態(tài)下，每一毫歐姆(milliohm)的導通電阻(on-resistance)都會明顯地降低系統(tǒng)效率。以往的PMIC可能會集成每一個可能的功率模塊，以減少系統(tǒng)的零件數(shù)和成本。但是，當芯片攜載高電流時，走線和焊接的需求會使得內(nèi)部功率模塊的效率相對較低。

同時，由于每相需要五條控制線，所以，采用控制器加外部功率晶體管的傳統(tǒng)架構(gòu)也不適用。以8相2.5A的20A電源而言，PMIC的引腳數(shù)和封裝尺寸就完全不能被接受，尤其是針對不僅具有CPU內(nèi)核而且也包含GPU (圖形處理單元)內(nèi)核的需要多組高電流供電的現(xiàn)代移動應用處理器。

為了說明多相方法與傳統(tǒng)單級設(shè)計的比較，讓我們看一下 DDR4 內(nèi)存的電源設(shè)計。此設(shè)計的輸入電壓為 12V +/-10%，輸出提供 1.2V 電流，電流高達 6A。我將比較兩個 TI Designs 低功耗 DDR 存儲器電源參考設(shè)計，兩者都可以在 TI Designs 網(wǎng)站上找到。一種在兩相配置中使用 TPS62180，而另一種則 使用 TPS53513。圖 1 顯示了測試的兩塊板。

圖 1：TPS62180（頂部）和 TPS53513（底部）

兩相解決方案的總尺寸為 10mm x 15mm，而單相解決方案為 30mm x 15mm。我們可以進一步優(yōu)化這兩種解決方案的組件以減少空間，因為尺寸實際上是由磁性驅(qū)動的。兩相解決方案使用兩個 2mm×1.2mm 電感，而單相解決方案使用一個 7mm×6.5mm 電感。兩個較小的電感器占用的體積要小得多，成本也比單個電感器低。

顯然，我們可以通過采用多階段方法來減少空間。但是效率呢？圖 2 比較了兩種電源。

圖 2：TPS62180 和 TPS53513 的效率比較

兩相解決方案的滿載效率略低于 80%，而單相解決方案約為 87%。因此，大大縮小尺寸會降低效率。

從上圖中不清楚的一點是輕負載性能。兩相電源在 15mA 時的效率為 50%，而單相電源為 35%。這代表了 20mW 的功率損耗差異。雖然差異很小，但在便攜式應用中，這可以延長電池壽命。

電源設(shè)計人員總是被迫做出更小、更高效的設(shè)計。通過采用兩階段方法，我們可以節(jié)省大量空間，但會犧牲滿載效率。如果效率仍然是最重要的因素，那么也有解決方案。無論多相架構(gòu)使用于何種配置，只有整合高功率輸出、高效率、小尺寸、以及分散分布損耗于一體，才能滿足新一代移動設(shè)備的新的嚴苛的需求。