開關電源幾乎用于所有電子設備中。它們由于尺寸小、成本低和效率高而具有極高的價值。但是，它們最大的缺點就是高開關瞬態(tài)導致高輸出噪聲。這個缺點使它們無法用于以線性穩(wěn)壓器供電為主的高性能模擬電路中。一些低噪聲應用可能要求電源輸出紋波電壓低于輸出電壓的 0.1%。這些低紋波要求很容易轉化為明顯大于 60 dB 的濾波器衰減，而單級實際上無法滿足。

實踐證明，在很多應用中，經過適當濾波的開關轉換器可以代替線性穩(wěn)壓器從而產生低噪聲電源。哪怕在要求極低噪聲電源的苛刻應用中，上游電源樹的某個地方也有可能存在開關電路。因此，有必要設計經過優(yōu)化和阻尼處理的多級濾波器，來消除開關電源轉換器的輸出噪聲。

在本例中，我們考慮一個 570 kHz 降壓穩(wěn)壓器，其輸入電壓為 12 V，輸出電壓為 3 V/5 A，最大輸出紋波要求為 100 uVpp (40 dBuVpp)。開關節(jié)點處的基本開關頻率幅度約為 5 Vpp (135 dB uVpp)，這轉換為所需的 95 dB 衰減。由于無源器件的寄生元件，這遠遠超過單級濾波器應嘗試的 60 dB。一旦決定使用兩段式濾波器(圖 1)，就需要選擇分斷頻率和元件。

在這種設計方法中，首先從紋波電流分配中選擇輸出電感器 (L1)，就像任何降壓穩(wěn)壓器一樣，并且選擇第一個濾波電容器 (C1) 以提供 60 dB 的衰減。第二級將受到重度阻尼，并將提供適度的 35 dB 衰減。此外，第一級 (C1) 與第二級電容 (C2) 的比率將設置為 1:10。這完成了許多事情：

1. 拆分兩個濾波器共振

2. 使第二級的特性阻抗低，使阻尼更容易

3. 將大部分輸出電容器集中在第二級，減輕額外負載電容的影響并提供良好的瞬態(tài)性能

4. 最大限度地減少第二級諧振的峰值，以簡化環(huán)路補償設計

將第一級電感器中的峰峰值紋波電流設置為等于 1 安培(額定輸出的 20%)使得輸出電感器 (L1) 為 6.8 uH，其在開關頻率下的阻抗為 24 歐姆。對于提供 60 dB 衰減的第一級，電容器 (C1) 阻抗在開關頻率下需要約為 24 毫歐，轉換為大約 10 uF。建立的第一級電容與第二級電容的比率將第二級電容 (C2) 的基波阻抗設置為 100 uF 或 2.8 毫歐。選擇第二級 (L2) 中的電感器以提供比所需的 35 dB 衰減多一點的衰減，因為第二級受 RD 阻尼。對于 40 dB 的衰減，其阻抗需要為 240 毫歐，相當于 68 nH 的電感。我使用 220 nH 來提供一些余量。最后，第二級濾波器應該被阻尼。阻尼電阻器 (RD) 的起點設置其電阻等于開關頻率下的第二級電感器阻抗。

圖 1：這種兩段式濾波器提供 90 dB 的良好阻尼衰減

這是使用 P-SPICE 檢查組件值如何影響性能的好地方。P-SPICE 可用于模擬濾波器的時域紋波性能，控制環(huán)路的頻域特性。圖 2 提供了時域紋波仿真的示意圖。過濾器組件和負載很容易識別。兩個源(V1 和 V2)用于模擬降壓功率級。V2 在整個濾波器中設置 3 伏的初始條件，而 V1 模擬功率級的開關動作。開關周期設置為 1.75 微秒，頻率約為 570 kHz，導通時間精確設置為 25%。

圖 2：原理圖用于模擬紋波性能。

圖 3 提供了模擬結果，類似于我們的第一次計算。通過在電容器中包含諸如 ESR 和 ESL 以及電感器中的分布電容等寄生組件，可以進一步增強這種模擬。您會發(fā)現需要額外的過濾，尤其是當您將 ESL 添加到 C2 時。

圖 3：模擬結果與手工計算的相關性很好。

這種模擬在某種程度上是開玩笑的，因為它需要付出巨大的努力才能將切換器的輸出噪聲實際控制到 100 uV 水平。濾波器組件中的寄生元件以及進入濾波器第二部分的電容或電感耦合會顯著降低模擬衰減。第二部分以及負載也很可能需要屏蔽系統的其余部分。此外，還需要考慮提供最小 ESL 的饋通電容器。

總而言之，P-SPICE 可以為設計用于電源輸出的兩級濾波器提供一個很好的起點。在本文中，我們執(zhí)行了時域仿真來預測輸出紋波電壓。我們還提出了一種設計策略，以最大化第二級的電容并阻尼該級。在下個月的文章中，我們將了解該策略如何幫助提供較寬的電源帶寬，并將您的客戶可能添加到輸出的額外電容的影響降至最低。