由于具有更好的品質因數(shù)，氮化鎵等寬禁帶半導體提供比硅更高的功率密度，占用的芯片面積更小，因此需要更小尺寸的封裝。假設器件占用的面積是決定熱性能的主要因素，那么可以合理地假設較小的功率器件會導致較高的熱阻。3,4本文將展示芯片級封裝 (CSP) GaN FET 如何提供至少與硅 MOSFET 相同(如果不優(yōu)于)的熱性能。由于其卓越的電氣性能，GaN FET 的尺寸可以減小，從而在尊重溫度限制的同時提高功率密度。這種行為將通過 PCB 布局的詳細 3D 有限元模擬來展示，同時還提供實驗驗證以支持分析。

功率器件的熱管理

電力電子市場需要越來越小、更高效和更可靠的設備。滿足這些嚴格要求的關鍵因素是高功率密度(能夠減少解決方案的占地面積和成本)和出色的熱管理(能夠控制設備溫度)。功率半導體熱管理系統(tǒng)的三個主要要求如下：

1. 熱量應以足夠低的熱阻從器件傳導到周圍環(huán)境，以防止結溫 (T J ) 升高超過規(guī)定限值。由于降額因素，T J通常低于數(shù)據表中的值。

1. 電源電路與周圍環(huán)境之間應提供電氣隔離。

1. 由材料熱膨脹系數(shù)不匹配引起的熱致機械應力應被吸收。

最常見的功率器件熱管理系統(tǒng)，它包括一個散熱器(將熱量從功率半導體傳遞到周圍環(huán)境)和一個電絕緣體(熱界面材料，或 TIM)，用于分隔金屬散熱器從半導體結。由于大多數(shù)介電材料的導熱率較低，因此需要在電隔離和熱阻之間進行權衡。

在實際系統(tǒng)中，功率器件通常采用由多個金屬和電介質層組成的封裝，并安裝在還包括多層金屬和電介質的 PCB 上。散熱器連接到該組件，使其非常復雜。盡管 SMD 元件的廣泛使用和封裝尺寸的減小使熱管理變得越來越復雜，但得益于寬帶隙半導體，現(xiàn)在可以輕松實現(xiàn) 2 kW/in 的功率密度。3在具有成本效益的電源轉換器解決方案。5

GaN FET 的推出采用 CSP 封裝，包括帶有焊料凸塊或焊條的鈍化管芯，使熱管理更加復雜，但也立即提高了性能、可靠性和成本。

盡管 GaN FET 降低的損耗足以確保在某些應用中進行適當?shù)?a href="/tags/熱管理" target="_blank">熱管理，但大功率轉換器仍需要基于散熱器的解決方案。

熱分析

安裝有散熱器的 PCB 和 FET 的橫截面，熱量可以通過多種途徑：它可以從芯片頂部流出，從芯片的四個側面流出，并通過PCB 銅，將熱量散布到 TIM 和散熱器。盡管與半導體芯片相比，TIM 通常具有相對較低的熱導率，但最后的熱路徑仍然很重要。

仿真基于三個參數(shù)：FET 頂部與散熱器底部表面之間的距離、TIM 的熱導率以及所應用的 TIM 的半徑。從 FET 結到散熱器表面的熱阻值是 TIM 直徑的函數(shù)，其中 R θ,JS現(xiàn)在是圓形十字面積的函數(shù)-TIM 圓柱體的截面。

低 k TIM材料的峰值和平均值之間的差異 更大，這表明大部分熱量通過組件底部的焊條流出。

應該注意的是，在 4 到 5 毫米直徑之間的拐點，在 8 毫米以上，R θ,JS沒有進一步增加。因此，對于 k TIM = 10 W/mK 和 30 mm 2(對于 k TIM = 3.5 W/mK)的 TIM 面積低于約 20 mm 2時，主要優(yōu)勢出現(xiàn)。當芯片到散熱器的間隙減小時，拐點向左移動，R θ,JS值減小。

實驗結果

實驗裝置基于用于熱模型的同一 PCB，熱電偶放置在銅散熱器中心鉆出的小孔中，而第二個熱電偶安裝在散熱片的另一面吊具。

開爾文連接用于測量高壓降。知道了這一點和提供的電流，就可以準確測量 FET 有源區(qū)的功耗。為了測量 GaN FET 結溫，使用低熔點焊料將帶有 36-AWG 絕緣引線的 K 型熱電偶與 FET 底部接觸。

將測量結果與仿真模型產生的峰值和平均值進行了比較，對于 k TIM = 3.5 W/mK，測量結果和模擬值非常相似。然而，對于 k TIM = 10 W/mK，誤差明顯更高。進一步的分析表明，該誤差部分是由于在模擬中沒有考慮阻焊層，因為隨著 k TIM 的增加，這會產生越來越大的影響。