5G前傳設(shè)計(jì)驗(yàn)證

許多應(yīng)用程序和用例推動(dòng)了 5G 復(fù)雜性的增加，過多的設(shè)備配置加劇了這種情況，導(dǎo)致需要比 4G進(jìn)行更廣泛的測(cè)試。這包括包含大多數(shù)現(xiàn)代驗(yàn)證技術(shù)的更大功能驗(yàn)證套件，例如形式驗(yàn)證斷言和覆蓋率、故障、測(cè)試設(shè)計(jì) (DFT)、制造設(shè)計(jì) (DFM) 等。擴(kuò)展分析必須用于性能和功耗，互操作性、協(xié)議合規(guī)性、壓力測(cè)試、分析等。

5G 產(chǎn)品中使用的半導(dǎo)體經(jīng)常采用復(fù)雜的前沿技術(shù)。為了防止發(fā)現(xiàn)不兼容、功能錯(cuò)誤或安全漏洞，而修復(fù)它們?yōu)闀r(shí)已晚(而且成本太高)，每個(gè)設(shè)備都需要在將設(shè)計(jì)數(shù)據(jù)庫發(fā)布到制造之前進(jìn)行徹底的硅前驗(yàn)證，以及在從鑄造廠返回的第一塊硅。

硅前測(cè)試

如今，硅前驗(yàn)證工程師可以從一系列驗(yàn)證引擎和方法中進(jìn)行選擇，從傳統(tǒng)的寄存器傳輸級(jí) (RTL) 仿真到使用由一個(gè)或多個(gè)現(xiàn)場(chǎng)可編程門陣列 (FPGA) 構(gòu)建的原型進(jìn)行的基于硬件的驗(yàn)證)。

在知識(shí)產(chǎn)權(quán) (IP) 塊的精確軟件模型上運(yùn)行的 RTL 仿真提供了多功能性、交互性和強(qiáng)大的調(diào)試功能。這些優(yōu)勢(shì)使其成為早期測(cè)試 IP 塊的必要工具。然而，RTL 文件的巨大大小和復(fù)雜性無法在大多數(shù)計(jì)算機(jī)上以接近“實(shí)時(shí)”的速度運(yùn)行，這使得執(zhí)行系統(tǒng)級(jí)驗(yàn)證和嵌入式軟件驗(yàn)證變得困難或不可能。

或者，使用 FPGA 進(jìn)行硬件原型設(shè)計(jì)提供的測(cè)試速度比 RTL 仿真快三到四個(gè)數(shù)量級(jí)，但它的運(yùn)行速度仍然比實(shí)際硅慢一到兩個(gè)數(shù)量級(jí)。較慢的速度將大多數(shù)驗(yàn)證活動(dòng)的范圍限制在執(zhí)行運(yùn)行中的選定時(shí)間窗口，在啟動(dòng)操作系統(tǒng)和運(yùn)行計(jì)算密集型應(yīng)用程序時(shí)可能涉及數(shù)萬億個(gè)時(shí)鐘周期。此外，基于 FPGA 的驗(yàn)證不具備 RTL 模擬器的靈活性和調(diào)試能力。

在 RTL 模擬器和 FPGA 原型設(shè)計(jì)之間是硬件仿真?，F(xiàn)代硬件仿真器可以選擇性地執(zhí)行許多任務(wù)，這些任務(wù)通常由 RTL 仿真器在軟件中實(shí)現(xiàn)。與純軟件策略不同，它可以在幾乎無限大小的設(shè)計(jì)上執(zhí)行這些任務(wù)，速度比模擬快幾個(gè)數(shù)量級(jí)。簡單地說，硬件仿真在任何驗(yàn)證流程中都是強(qiáng)制性的。

硅后測(cè)試

硅后測(cè)試通常通過內(nèi)部構(gòu)建的測(cè)試儀或臨時(shí)自動(dòng)測(cè)試設(shè)備在實(shí)驗(yàn)室中進(jìn)行。在此示例中，我們將使用 Mentor 的 X-STEP 系統(tǒng)來說明如何使用硬件仿真工具來驗(yàn)證和測(cè)試 5G 設(shè)備的芯片。X-STEP由 Mentor, a Siemens Business 開發(fā)，帶有一個(gè)大型預(yù)驗(yàn)證測(cè)試套件庫，源自完全符合標(biāo)準(zhǔn)的 5G 協(xié)議。這消除了為內(nèi)部軟件模擬創(chuàng)建激勵(lì)所涉及的時(shí)間、費(fèi)用和潛在風(fēng)險(xiǎn)。它還消除了開發(fā)自己的原型環(huán)境的需要。

X-STEP 測(cè)試儀環(huán)境，包括設(shè)置文件、激勵(lì)文件和運(yùn)行測(cè)試儀所需的對(duì)象。該系統(tǒng)包括用于創(chuàng)建設(shè)置文件和使用高級(jí)分析分析 DUT 結(jié)果的工具和軟件。

統(tǒng)一的硅前和硅后驗(yàn)證

從歷史上看，硅前和硅后測(cè)試發(fā)生在兩個(gè)不共享數(shù)據(jù)、方法或人員的獨(dú)立驗(yàn)證站中。這個(gè)過程本質(zhì)上是低效且耗時(shí)的，并且會(huì)影響關(guān)鍵的上市時(shí)間。

一個(gè)統(tǒng)一的前/后硅驗(yàn)證策略的提議提高了效率，以及 5G 設(shè)計(jì)/產(chǎn)品的早期互操作性驗(yàn)證。該方法要求創(chuàng)建一個(gè)模擬硅后設(shè)置的硅前環(huán)境，并能夠在兩個(gè)設(shè)置之間共享和交換測(cè)試參數(shù)和其他關(guān)鍵數(shù)據(jù)。使這成為可能的技術(shù)是驅(qū)動(dòng)模擬器的測(cè)試環(huán)境的虛擬化。該模型是Veloce VirtualLAB 庫的一部分，可以在最先進(jìn)的仿真平臺(tái)或領(lǐng)先的原型系統(tǒng)中運(yùn)行。唯一的區(qū)別是從硬件測(cè)試環(huán)境到原型設(shè)計(jì)再到仿真時(shí)，執(zhí)行速度會(huì)降低。

由于設(shè)置準(zhǔn)確，配置任務(wù)減少到最低限度，驗(yàn)證團(tuán)隊(duì)可以隨意在硅前和硅后切換，測(cè)試硅前的所有性能案例的帶寬、延遲等。捕捉了硅前和硅后的本質(zhì)統(tǒng)一策略，并突出顯示與通過 X-STEP 執(zhí)行的硅后測(cè)試共享的通用設(shè)置。

總而言之，描繪了統(tǒng)一驗(yàn)證策略實(shí)現(xiàn)的所有驗(yàn)證選項(xiàng)，以及可在 5G 嵌入式產(chǎn)品開發(fā)周期的任何地方插入的一整套驗(yàn)證工具。

硅前/硅后統(tǒng)一測(cè)試環(huán)境能夠徹底驗(yàn)證硬件和驗(yàn)證嵌入式軟件，包括在開發(fā)周期的每個(gè)階段進(jìn)行系統(tǒng)驗(yàn)證。從本質(zhì)上講，它允許在開發(fā)周期的驗(yàn)證范圍內(nèi)向上和向下移植任何測(cè)試，創(chuàng)建一個(gè)全面的驗(yàn)證庫，可以在單個(gè)公司的內(nèi)部項(xiàng)目或在測(cè)試產(chǎn)品互操作性的兩個(gè)供應(yīng)商之間在產(chǎn)品之間互換。

例如，假設(shè) A 公司開發(fā)了一款 5G 芯片，B 公司將在其 DU 中使用該芯片。通過統(tǒng)一驗(yàn)證，B 公司能夠在系統(tǒng)集成期間使用與 A 公司為驗(yàn)證其芯片功能而運(yùn)行的完全相同的測(cè)試來測(cè)試其 DU。

驗(yàn)證 5G 設(shè)備中使用的 SoC 是一項(xiàng)艱巨的任務(wù)，因?yàn)樗鼈冎С值臉?biāo)準(zhǔn)極其復(fù)雜，旨在支持許多應(yīng)用程序和用例。這對(duì)驗(yàn)證團(tuán)隊(duì)提出了嚴(yán)峻的挑戰(zhàn)，他們必須滿足高質(zhì)量產(chǎn)品的上市時(shí)間要求。

傳統(tǒng)的硅前/后測(cè)試策略需要兩個(gè)獨(dú)立的團(tuán)隊(duì)使用兩種獨(dú)立的方法已不再可接受。最有前途的方法之一是將硅前和硅后測(cè)試方法合并到統(tǒng)一的驗(yàn)證策略中。硅后物理測(cè)試環(huán)境的虛擬化在現(xiàn)代仿真器上執(zhí)行時(shí)，建立了一個(gè)雙向流程，允許設(shè)計(jì)人員在仿真器和 X-STEP 測(cè)試儀上運(yùn)行相同的測(cè)試。借助 X-STEP，合作伙伴可以交換可執(zhí)行格式的前傳測(cè)試配置，以實(shí)現(xiàn)生態(tài)系統(tǒng)范圍內(nèi)的合作、全面驗(yàn)證以及不同供應(yīng)商設(shè)備之間的互操作性。