行芯CEO賀青認為，后摩爾時代EDA設計流程與系統(tǒng)級軟硬件需求缺少關聯(lián)，企業(yè)不可固守傳統(tǒng)EDA流程，更優(yōu)策略是拋開技術包袱，快速明確下一代芯片設計的流程目標，更多地與EDA公司合作去做解決方案，結合EDA在先進工藝上展現(xiàn)出來的特殊能力，促進全新的芯片設計合作生態(tài)。

以第五代移動通信技術(5G)、云計算、人工智能(AI)、大數(shù)據(jù)為代表的數(shù)字經(jīng)濟智能新技術開啟新一輪產(chǎn)業(yè)革命，成為推動社會發(fā)展的關鍵動能。SEMI全球副總裁、中國區(qū)總裁居龍在2021年世界半導體大會上表示，數(shù)字經(jīng)濟智能應用的增長將帶動半導體行業(yè)全面性的成長。

基于半導體產(chǎn)業(yè)與EDA領域的緊密結合，EDA驗證的應用場景比以往更加廣泛，EDA正面對比過往成倍數(shù)復雜的系統(tǒng)芯片設計，這一切給EDA的發(fā)展提出更高的新要求。新技術作為新變量加入這場市場爭奪，中國能從中獲得多少機會？杭州行芯科技有限公司攜多款自主研發(fā)的EDA工具鏈產(chǎn)品亮相2021年世界半導體大會，行芯CEO賀青博士結合對EDA行業(yè)的發(fā)展了解，分享當下EDA簽核（Signoff）領域在新應用下面臨的挑戰(zhàn)和機遇。

行芯EDA Signoff工具鏈，填補國內(nèi)空白

先進工藝下，芯片流片費用極為昂貴，流片前簽核流程的重要性越來越高。而隨著SoC集成的設計復雜程度日益提高，簽核需要探索的空間和范圍呈現(xiàn)指數(shù)級的增長，驗證所需要的時間亦越來越長。簽核工具的目標是準確、快速、完備、易調(diào)試地完成日益復雜的仿真與分析，讓開發(fā)者有信心完成簽核（Signoff），將設計交付給晶圓廠進行流片。

目前，中國EDA公司在模擬和數(shù)字的點工具方面已有部分突破，但在簽核領域空白較大，簽核工具由于技術密集性高，知識范圍廣，而且與晶圓廠結合緊密，成為行業(yè)的關鍵難題。行芯EDA產(chǎn)品擁有先進工藝下數(shù)字與模擬芯片超大規(guī)模分析及驗證能力，首創(chuàng)面向先進工藝設計的建模與分析方法，填補了國內(nèi)EDA領域空白。

行芯此次亮相展會的EDA產(chǎn)品有三款：GloryEX 全芯片RC寄生參數(shù)提取工具、GloryBolt功耗/EM/IR/可靠性Signoff平臺和PhyBolt多物理場耦合分析平臺。行芯的EDA工具鏈產(chǎn)品擁有領先的國際競爭力，支持16/14/10/7nm等先進工藝節(jié)點，已獲得全球多個Top10半導體企業(yè)認可并達成戰(zhàn)略合作關系。

GloryEX 全芯片RC寄生參數(shù)提取工具

GloryEX為芯片設計提供Signoff精度的高性能RC寄生參數(shù)提取解決方案。支持先進工藝節(jié)點的物理效應建模，支持從器件級到全芯片的提取，支持16/14/12/10/7nm及更先進工藝制程的FinFET結構，及更為復雜的特殊結構?？杉傻饺酒瑫r序、信號完整性、功耗完整性、物理驗證、電路仿真等流程中，對3D和2.5D工藝定義和提取進行了無縫融合，從而加快設計收斂及簽核驗證。

GloryBolt 功耗/EM/IR/可靠性Signoff平臺

GloryBolt強大的分析引擎支持上億規(guī)模單元的超大規(guī)模設計，同時能準確地提供芯片Signoff精度的功耗、電流密度、壓降（IR drop）、電遷移（EM）、可靠性等分析結果。貼近用戶使用習慣，能將多種分析數(shù)據(jù)快速歸納并展示，方便工程師綜合評估芯片設計質(zhì)量并準確優(yōu)化，加速設計收斂和簽核驗證。

PhyBolt多物理場耦合分析平臺

PhyBolt提供面向3DIC完整的ICs-PKG-BOARD系統(tǒng)功耗與熱耦合解決方案，內(nèi)置的求解器能夠精確模擬功耗與熱耦合行為。工具支持自定義網(wǎng)格設置參數(shù)，根據(jù)精度需求和算力選擇最合適的參數(shù)方案。工具支持不同格式的CAD文件與芯片版圖GDS文件，自帶多種熱模型。

后摩爾時代的EDA挑戰(zhàn)和機遇

集成電路進入后摩爾定律時代，來自系統(tǒng)的物理效應，包括熱、電磁、光電效應等特性的互相干擾作用，使得芯片設計和制造變得復雜，而測試合格的芯片在復雜系統(tǒng)上可能不再工作正常，過量的物理效應使芯片的設計裕度變窄，輕微的系統(tǒng)擾動將會造成芯片的失效。廣大的芯片設計公司要跟上工藝進步速度，就不得不投入大量資源。賀青博士認為，后摩爾時代EDA設計流程與系統(tǒng)級軟硬件需求缺少關聯(lián)，企業(yè)不可固守傳統(tǒng)EDA流程，更優(yōu)策略是拋開技術包袱，快速明確下一代芯片設計的流程目標，更多地與EDA公司合作去做解決方案，結合EDA在先進工藝上展現(xiàn)出來的特殊能力，促進全新的芯片設計合作生態(tài)。

隨著產(chǎn)業(yè)對計算性能有越來越高要求，異構計算架構越來越流行。賀青表示，EDA工具要應對高要求趨勢，需將人工智能、云計算、大數(shù)據(jù)及新型處理器架構等領域的新技術融合到EDA工具中來，將EDA執(zhí)行指令的流水進行細分，在每個環(huán)節(jié)結合數(shù)據(jù)處理的順序與并發(fā)優(yōu)先級，從處理器的結構和指令出發(fā)，針對這些行為進行優(yōu)化，從底層加速EDA的運行效率，縮短集成電路設計的周期，加速EDA技術進化，達到資源統(tǒng)籌規(guī)劃、異地協(xié)同與共享、技術積累與硅IP復用，逐步實現(xiàn)EDA工具向智能化方向發(fā)展。

現(xiàn)在是中國追趕的機會

國際上單邊主義、孤立主義盛行，導致全球化的半導體產(chǎn)業(yè)受影響巨大，甚至有人提出兩套科技體系的觀點。集成電路行業(yè)不太可能出現(xiàn)完全割裂的兩套科技體系，但會有一定程度的分裂，這種分裂某種程度上有助于國內(nèi)企業(yè)的快速成長。雖然當前全球化趨勢暫時受挫，但全球化仍然是不可逆的歷史進程，企業(yè)要發(fā)展好，也需真正擁有全球化的實力，主動地擁抱全球化。行芯CEO賀青博士堅信，作為國產(chǎn)EDA企業(yè)，只有夯實自身技術基礎和力量，給市場交付足夠優(yōu)秀、經(jīng)得起市場檢驗的產(chǎn)品，才能真正的參與全球化競爭和拓展國際市場。

企查查數(shù)據(jù)顯示，我國共有關鍵詞為“芯片”的在業(yè)存續(xù)企業(yè) 6.7萬家，近年來中國半導體產(chǎn)業(yè)井噴式發(fā)育，芯片熱潮下各類公司如雨后春筍般起來。雖然這些新興的芯片設計公司大多數(shù)能力尚薄，但大量涌現(xiàn)的新興公司將為EDA行業(yè)推動開放標準和統(tǒng)一的智能流程，更好地賦能半導體發(fā)展，促進產(chǎn)業(yè)升級。

2020年7月，國務院學位委員會會議投票通過提案，將集成電路提升為一級學科，各界對集成電路產(chǎn)業(yè)的關注聚焦到教育和人才培養(yǎng)上。行芯認為，國內(nèi)EDA發(fā)展之關鍵是重視人才發(fā)展。EDA是一種跨學科的專業(yè)領域，開發(fā)EDA軟件的工程師不僅需要傳統(tǒng)計算機科學的基礎知識，如算法、數(shù)據(jù)結構、編譯原理等，更需要芯片領域的特定知識。面對當前局面，我們應更加重視人才建設問題，既要引進人才，更要自主培養(yǎng)人才，以樹立技術導向的科技文化，從而早日把“卡脖子”清單變成科研任務清單。