FPGA設(shè)計(jì)不是簡(jiǎn)單的芯片研究，主要是利用 FPGA 的模式進(jìn)行其他行業(yè)產(chǎn)品的設(shè)計(jì)。 為了增進(jìn)大家對(duì)FPGA的認(rèn)識(shí)，本文將對(duì)FPGA的執(zhí)行方式以及FPGA的優(yōu)勢(shì)予以介紹。如果你對(duì)FPGA或是本文內(nèi)容具有興趣，不妨和小編一起來(lái)繼續(xù)認(rèn)真往下閱讀哦。

一、FPGA執(zhí)行方式

1.FPGA是一種數(shù)字集成電路芯片，名稱(chēng)為“現(xiàn)場(chǎng)可編程邏輯門(mén)陣列”FPGA的一項(xiàng)重要特點(diǎn)是其可編程特性，即用戶(hù)可通過(guò)程序指定FPGA實(shí)現(xiàn)某一特定數(shù)字電路，F(xiàn)PGA的的組成有CLB，IOB，可編程互聯(lián)資源，SRAM，DSP，時(shí)鐘管理模塊，CLB內(nèi)包含有Filp-Flop和LUT等，可實(shí)現(xiàn)某些組合或時(shí)序邏輯電路;IOB與芯片引腳相連，內(nèi)部含有緩沖和三態(tài)門(mén)等電路。

2.FPGA采用了邏輯單元陣列LCA，內(nèi)部包括可配置邏輯模塊CLB、輸出輸入模塊IOB和內(nèi)部連線三個(gè)部分，F(xiàn)PGA可做其它全定制或半定制ASIC電路的中試樣片，F(xiàn)PGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。

3.并行主模式為一片F(xiàn)PGA加一片EPROM的方式，主從模式可以支持一片PROM編程多片F(xiàn)PGA;串行模式可以采用串行PROM編程FPGA，采用65nm工藝，可提供高達(dá)33萬(wàn)個(gè)邏輯單元、1,200個(gè)I/O和大量硬IP塊，針對(duì)不同應(yīng)用而集成的更多數(shù)量的邏輯功能、DSP、嵌入式處理和接口模塊，也讓時(shí)鐘管理和電壓分配問(wèn)題變得更加困難。

二、FPGA優(yōu)勢(shì)

性能-利用硬件并行的優(yōu)勢(shì)，F(xiàn)PGA打破了順序執(zhí)行的模式，在每個(gè)時(shí)鐘周期內(nèi)完成更多的處理任務(wù)，超越了數(shù)字信號(hào)處理器(DSP)的運(yùn)算能力。 著名的分析與基準(zhǔn)測(cè)試公司BDTI，發(fā)布基準(zhǔn)表明在某些應(yīng)用方面，F(xiàn)PGA每美元的處理能力是DSP解決方案的多倍。2在硬件層面控制輸入和輸出(I/ O)為滿足應(yīng)用需求提供了更快速的響應(yīng)時(shí)間和專(zhuān)業(yè)化的功能。

上市時(shí)間—盡管上市的限制條件越來(lái)越多，F(xiàn)PGA技術(shù)仍提供了靈活性和快速原型的能力。 用戶(hù)可以測(cè)試一個(gè)想法或概念，并在硬件中完成驗(yàn)證，而無(wú)需經(jīng)過(guò)自定制ASIC設(shè)計(jì)漫長(zhǎng)的制造過(guò)程。3由此用戶(hù)就可在數(shù)小時(shí)內(nèi)完成逐步的修改并進(jìn)行FPGA設(shè)計(jì)迭代，省去了幾周的時(shí)間。 商用現(xiàn)成(COTS)硬件可提供連接至用戶(hù)可編程FPGA芯片的不同類(lèi)型的I/O。 高層次的軟件工具的日益普及降低了學(xué)習(xí)曲線與抽象層，并經(jīng)常提供有用的IP核(預(yù)置功能)來(lái)實(shí)現(xiàn)高級(jí)控制與信號(hào)處理。

成本— 自定制ASIC設(shè)計(jì)的非經(jīng)常性工程(NRE)費(fèi)用遠(yuǎn)遠(yuǎn)超過(guò)基于FPGA的硬件解決方案所產(chǎn)生的費(fèi)用。 ASIC設(shè)計(jì)初期的巨大投資表明了原始設(shè)備制造商每年需要運(yùn)輸數(shù)千種芯片，但更多的最終用戶(hù)需要的是自定義硬件功能，從而實(shí)現(xiàn)數(shù)十至數(shù)百種系統(tǒng)的開(kāi)發(fā)?？删幊绦酒奶匦砸馕吨脩?hù)可以節(jié)省制造成本以及漫長(zhǎng)的交貨組裝時(shí)間。 系統(tǒng)的需求時(shí)時(shí)都會(huì)發(fā)生改變，但改變FPGA設(shè)計(jì)所產(chǎn)生的成本相對(duì)ASCI的巨額費(fèi)用來(lái)說(shuō)是微不足道的。

穩(wěn)定性—軟件工具提供了編程環(huán)境，F(xiàn)PGA電路是真正的編程“硬”執(zhí)行過(guò)程。 基于處理器的系統(tǒng)往往包含了多個(gè)抽象層，可在多個(gè)進(jìn)程之間計(jì)劃任務(wù)、共享資源。 驅(qū)動(dòng)層控制著硬件資源，而操作系統(tǒng)管理內(nèi)存和處理器的帶寬。對(duì)于任何給定的處理器內(nèi)核，一次只能執(zhí)行一個(gè)指令，且基于處理器的系統(tǒng)時(shí)刻面臨著嚴(yán)格限時(shí)的任務(wù)相互取占的風(fēng)險(xiǎn)。 而FPGA不使用操作系統(tǒng)，擁有真正的并行執(zhí)行和專(zhuān)注于每一項(xiàng)任務(wù)的確定性硬件，可減少穩(wěn)定性方面出現(xiàn)問(wèn)題的可能。

長(zhǎng)期維護(hù)—正如上文所提到的， FPGA芯片是現(xiàn)場(chǎng)可升級(jí)的，無(wú)需重新設(shè)計(jì)ASIC所涉及的時(shí)間與費(fèi)用投入。 舉例來(lái)說(shuō)，數(shù)字通信協(xié)議包含了可隨時(shí)間改變的規(guī)范，而基于ASIC的接口可能會(huì)造成維護(hù)和向前兼容方面的困難?？芍匦屡渲玫腇PGA芯片能夠適應(yīng)未來(lái)需要作出的修改。 隨著產(chǎn)品或系統(tǒng)成熟起來(lái)，用戶(hù)無(wú)需花費(fèi)時(shí)間重新設(shè)計(jì)硬件或修改電路板布局就能增強(qiáng)功能。

以上就是小編這次想要和大家分享的有關(guān)FPGA的內(nèi)容，希望大家對(duì)本次分享的內(nèi)容已經(jīng)具有一定的了解。如果您想要看不同類(lèi)別的文章，可以在網(wǎng)頁(yè)頂部選擇相應(yīng)的頻道哦。