隨著物理極限的迫近，僅僅通過芯片內(nèi)部創(chuàng)新設計來實現(xiàn)芯片極限的提高，已經(jīng)愈發(fā)困難。數(shù)字芯片如此，功率IC亦然。因此業(yè)界近年來都轉(zhuǎn)而在封裝上進行技術(shù)創(chuàng)新，最近流行的Chiplet，可以看作是邏輯芯片在突破算力瓶頸上的一種創(chuàng)新，而在功率IC的高功率密度追求上，通過頂部散熱的封裝方式來實現(xiàn)更高功率密度，也已經(jīng)是被印證的行之有效的方法。雖然業(yè)界有多種頂部散熱封裝技術(shù)，但要真正將其推行開來，需要的是芯片廠商在封裝上、方案商在設計上、OEM在代工生產(chǎn)線、導熱材料上等等多方面的一致推動，才能推動頂部散熱封裝技術(shù)成為不僅僅是單一芯片層面，更是系統(tǒng)層面真正成為可行生態(tài)。

為提高功率密度、推動業(yè)界頂部散熱封裝設計，英飛凌推出了QDPAK和DDPAK兩種頂部散熱封裝，并且都已成功注冊為JEDEC標準。

功率芯片頂部散熱封裝：提高功率密度、減少系統(tǒng)裝配復雜度

在一些應用的功率系統(tǒng)設計上，出現(xiàn)了一種“矛盾”。尤其是在5G基站、無線通信和EV OBC上，為了實現(xiàn)更高的功率密度，追求小尺寸的時候就要舍棄風扇散熱的設計；但體積的縮小和功率的提高，加上無風扇的設計，本身就不利于散熱；然而增加更多的散熱片不利于減小體積；不利于散熱也就不利于提高功率密度；體積、高功率、散熱互為矛盾。這種矛盾在過去10年，尤其是最近5年間，越來越凸顯出來。而推行芯片將熱量傳導路徑改為頂部散熱，再通過散熱器、外殼將熱量釋放出去，被視為是一種合理的技術(shù)方向。但這種方向，對于芯片的封裝形式提出了新的要求。

“一般接近上百納米，在功率半導體里已經(jīng)是一個相對比較先進的工藝。以英飛凌即將發(fā)布的第八代CMOS產(chǎn)品為例，照我們的評估，基本已經(jīng)接近了硅能夠做到的物理極限，在這個情況下，功率芯片尺寸往前進步的空間是蠻有限的。封裝技術(shù)就是繼續(xù)把硅的功率發(fā)揮到極致的必經(jīng)之路。” 英飛凌科技電源與傳感系統(tǒng)事業(yè)部大中華區(qū)應用市場總監(jiān)程文濤先生分享到。

英飛凌推出的QDPAK和DDPAK就是頂部散熱的封裝形式，其為業(yè)界帶來了兩個好處。一是進一步提高了系統(tǒng)功率密度，二是減少了系統(tǒng)裝配的復雜度和成本。

帶獨立散熱片的貼片化插件封裝是走向更高功率散熱的第一步，一般貼片封裝的散熱主要是靠芯片底部跟PCB（印刷電路板）之間的接觸，把芯片產(chǎn)生的熱量傳導出去。這樣需要耗費比較大的PCB銅箔面積，才能有效地把熱量傳導出去。如果不能用足夠大的銅箔，在芯片底部就會形成一個熱點，而這個熱點會給PCB帶來很大的壓力。目前業(yè)界常用的PCB為FR4材質(zhì)，該材質(zhì)的最高溫度上限為110度左右。在更高的功率設計中，底部散熱封裝無法通過貼片和PCB之間結(jié)合均勻地把更多熱量散出去，這種散熱方式已經(jīng)走到了瓶頸。

而頂部散熱的設計，可以保證將一個個芯片的點狀散熱，變成一個平面的散熱，然后均勻的釋放出去。10年前的大功率應用（千瓦及以上的功率）基本上是插件封裝主導，例如TO220和TO247是電源工程師非常信賴的能夠有效散熱的兩種封裝形式，而據(jù)英飛凌分享，其最新的QDPAK和DDPAK在溫度穩(wěn)定之后，散熱能力跟TO220和TO247是對等的。

要實現(xiàn)這種采用一個頂部平面的均勻散熱，最有效的方式就是用一層能夠適應公差的導熱膠+隔離片，讓所有并排擺放的頂部散熱芯片的熱量能夠均勻地傳導到一個平面的散熱片上，這是目前業(yè)界共同接受的方法。而如果只需要對單獨一個頂部散熱芯片進行散熱，則可以采用鎖螺絲、銅夾子甚至焊接等多種選擇。

從裝配角度考慮，英飛凌的QDPAK和DDPAK頂部散熱封裝技術(shù)，可以從系統(tǒng)層面減少PCB板的數(shù)量/層級，從而減少了板和板之間用的連接器數(shù)量。進而讓裝配步驟變少，自動化流程更為簡潔；最終其裝配成本會大幅度減少，并讓整體的系統(tǒng)BOM成本也會大幅度減少。

頂部散熱封裝技術(shù)的推行，不止一個芯片的事，而是系統(tǒng)工程

客戶在方案設計時需要進行芯片選型，其中有一條原則是需要在選擇一顆芯片之后，還有一個備選的芯片型號，這兩個芯片最好能在引腳、功能和供電特性上完全一致，能夠?qū)崿F(xiàn)直接替換。這是為了避免首選芯片出現(xiàn)貨源問題時，備選芯片可以及時進行替換，從而不會影響到整個方案的量產(chǎn)。

雖然市場上有很多采用頂部散熱方式的功率芯片，但英飛凌的DDPAK和QDPAK經(jīng)過了JEDEC的認證，這意味著任何芯片廠商都可以參與進來設計同樣規(guī)格的頂部散熱芯片?！叭魏我患覐S商，無論規(guī)模大小，只要采用這種封裝形式，并遵守它所示的尺寸和公差，就能夠在行業(yè)里面聲稱是跟JEDEC（MO-354）標準兼容的，這樣在進行產(chǎn)品推廣的時候障礙就小很多。JEDEC標準組織的職責就是讓使用標準在業(yè)界免費通行，不設置專利門檻，”程文濤先生解釋到。

做一顆芯片的頂部散熱設計并不是什么難事，但是對于功率電路的PCB設計而言，同一個平面上會有很多個不同的芯片，方案設計者要考慮整體的系統(tǒng)散熱。所以要推行頂部散熱封裝技術(shù)，芯片廠商要同時考慮到非頂部散熱芯片和頂部散熱芯片共存情況下，頂部散熱芯片能夠達到好的散熱效果；以及在這種一個平面存在多個芯片的前提下，如何可以放置更多的頂部散熱芯片，達到一致的散熱效果。

為了實現(xiàn)一致性更好的散熱方式，英飛凌調(diào)研了市面上的主要貼片功率芯片規(guī)格，反復權(quán)衡后將QDPAK和DDPAK的封裝厚度定為2.3mm。程文濤表示，考慮當前仍有非頂部散熱芯片的存在，頂部散熱的做法首先不能成為其它非頂部散熱芯片的應用障礙。比如說其它非頂部散熱的封裝比較厚，那么頂部散熱的封裝就不能比它薄，薄了之后就會產(chǎn)生散熱散不掉的問題，或者是需要加很厚的散熱墊。2.3毫米的封裝厚度能夠讓足夠多的器件并存在同一塊PCB板上。

程文濤回顧：“從英飛凌跟第一家客戶接觸進行頂部散熱封裝技術(shù)的推廣，到客戶產(chǎn)生興趣、直至現(xiàn)在行業(yè)內(nèi)普遍接受這種封裝形式，前后約有三年的時間。”對于功率芯片的封裝創(chuàng)新而言，并不是芯片廠自己的事情，阻力會來自方方面面，包括生產(chǎn)線的要求、安規(guī)的要求以及散熱材料配合的要求、包括整個產(chǎn)業(yè)鏈都需要一些創(chuàng)新進行配合，才能真正使其落地。

QDPAK和DDPAK注冊成為JEDEC標準，是英飛凌頂部散熱封裝技術(shù)推行的重要一步。來自客戶端的大批量生產(chǎn)，和來自英飛凌的芯片封裝技術(shù)的創(chuàng)新，相互之間可以產(chǎn)生更多良性互動，從而推動整個產(chǎn)業(yè)邁向更高功率密度的方案。

英飛凌的其他封裝技術(shù)創(chuàng)新

不論是底部散熱封裝技術(shù)、頂部散熱封裝技術(shù)、雙面散熱封裝技術(shù)還是全金屬封裝技術(shù)，面對不同應用都有自己的優(yōu)勢。英飛凌在封裝技術(shù)上也是采用了多路并行的推進方式。頂部散熱封裝技術(shù)更適用于封閉外殼、無風扇、高功率密度的應用；而底部散熱封裝技術(shù)仍是成本敏感、有風扇和開放式設計的選擇之一；就一些低壓的、對于安規(guī)要求不是那么苛刻的功率器件而言，英飛凌還有雙面散熱封裝技術(shù)可以適用其中。

英飛凌在封裝上的創(chuàng)新有很多種，在這里分享兩個：

一是在貼片封裝方面，英飛凌提供一種創(chuàng)新的技術(shù)叫做“Source Down（源極底置）”技術(shù)，這是將原本MOS管貼片封裝中，底部漏極頂部源極的設計反轉(zhuǎn)，讓源極朝下，漏極朝上。這樣就可以讓調(diào)制電源的時候，內(nèi)部環(huán)路能夠做到盡量小。

另一個創(chuàng)新是英飛凌創(chuàng)造的4引腳的封裝（TO247）。早期傳統(tǒng)插件封裝時代，3引腳封裝對于用戶并不友好，對于PCB Layout、EMI都有很大的挑戰(zhàn)。英飛凌通過提供4引腳的封裝，不僅解決了引腳的順位問題，還減少了門極振鈴等問題。

在封裝創(chuàng)新上，程文濤用“銳意進取”來形容英飛凌的態(tài)度。而創(chuàng)新封裝需要行業(yè)的兼容，正是需要像英飛凌這樣有著銳意進取精神的引領者。