MOS管將是下述內(nèi)容的主要介紹對(duì)象，通過(guò)這篇文章，小編希望大家可以對(duì)MOS管的相關(guān)情況以及信息有所認(rèn)識(shí)和了解，詳細(xì)內(nèi)容如下。

一、MOS管工作狀態(tài)解讀

我們可以將MOS管的工作狀態(tài)分為以下4個(gè)區(qū)域，以NMOS為例：

(1)截止區(qū)：

當(dāng)VGS

(2)線性區(qū)：

當(dāng)VGS>Vth, 且0

此時(shí)器件工作在線性區(qū)，有時(shí)也稱為三極管區(qū)，式中un為導(dǎo)電溝道中電子的遷移率。 Cox為單位面積的柵氧化層電容，tox為氧化層的厚度。 W和L分別為晶體管導(dǎo)電溝道的寬和長(zhǎng)，VGS-Vth稱為過(guò)驅(qū)動(dòng)電壓。

(3)飽和區(qū)：

當(dāng)VGS>Vth, 且VDS>VGS-Vth時(shí)，溝道電流ID為

隨著VDS增大，當(dāng)VGS-Vth=VDS時(shí)，漏極的反型層逐漸消失，出現(xiàn)預(yù)夾斷。 當(dāng)VDS繼續(xù)增大，這夾斷點(diǎn)向源端移動(dòng)，最終形成由耗盡層構(gòu)成的夾斷區(qū)，MOS管進(jìn)入飽和區(qū)工作。 此時(shí)溝道兩端的電壓保持VDS-Vth，而VDS的增加部分降落到夾斷耗盡區(qū)內(nèi)，ID幾乎不變，達(dá)到最大。

(4)擊穿區(qū)

NMOS 管的漏極—襯底PN結(jié)由于VD過(guò)高被擊穿。

需要注意的是，對(duì)于PMOS器件來(lái)說(shuō)，線性區(qū)和飽和區(qū)的漏極電流公式需要加負(fù)號(hào)，VGS，VDS和VGS-Vth都是負(fù)的。 由于空穴的遷移率是電子的一半，所以PMOS具有較低的“電流驅(qū)動(dòng)”能力。 換句話說(shuō)，在工程應(yīng)用中，只要有可能，我們應(yīng)該更加傾向于采用NFETs而不是PFETs。

二、主要寄生參數(shù)及其對(duì)MOS管的影響

1. 源邊感抗

源邊感抗是MOS管寄生參數(shù)中最為關(guān)鍵的一種，它主要來(lái)源于晶圓DIE和封裝之間的Bonding線的感抗，以及源邊引腳到地的PCB走線的感抗。源邊感抗的存在會(huì)導(dǎo)致MOS管的開啟延遲和關(guān)斷延遲增加，因?yàn)殡娏鞯淖兓瘯?huì)被感抗所阻礙，使得充電和放電的時(shí)間變長(zhǎng)。

此外，源感抗和等效輸入電容之間會(huì)發(fā)生諧振，這個(gè)諧振是由于驅(qū)動(dòng)電壓的快速變壓形成的。諧振會(huì)導(dǎo)致G端（柵極）出現(xiàn)震蕩尖峰，影響MOS管的穩(wěn)定性。為了抑制這個(gè)震蕩，通常會(huì)加入門電阻Rg和內(nèi)部的柵極電阻Rm。然而，電阻的選擇需要謹(jǐn)慎，過(guò)大或過(guò)小的電阻都可能影響G端電壓的穩(wěn)定性和MOS管的開啟速度。

2. 漏極感抗

漏極感抗主要由內(nèi)部的封裝電感以及連接的電感組成。在MOS管開啟時(shí)，漏極感抗（Ld）起到了很好的限流作用，有效地限制了電流的變化率（di/dt），從而減少了開啟時(shí)的功耗。然而，在關(guān)斷時(shí)，由于Ld的作用，Vds電壓會(huì)形成明顯的下沖（負(fù)壓），并顯著增加關(guān)斷時(shí)的功耗。

3. 閾值電壓變化

閾值電壓（Vth）是MOS管進(jìn)入導(dǎo)通狀態(tài)所需的門極電壓。寄生參數(shù)的變化可能導(dǎo)致閾值電壓的漂移，從而影響MOS管的導(dǎo)通特性。例如，源邊感抗和漏極感抗的變化都可能引起閾值電壓的波動(dòng)，導(dǎo)致MOS管在相同的門極電壓下導(dǎo)通電流的變化。

上述所有信息便是小編這次為大家推薦的有關(guān)MOS管的內(nèi)容，希望大家能夠喜歡，想了解更多有關(guān)它的信息或者其它內(nèi)容，請(qǐng)關(guān)注我們網(wǎng)站哦。