了解片阻、塞貝克效應(yīng)以及其他影響集成電阻設(shè)計(jì)的因素。在本頁(yè)末尾，我們還將討論兩種類型的夾持電阻器。

在集成電路中，每個(gè)自由浮動(dòng)的層在適當(dāng)圖案化后都可以成為電阻器。這只是圖案化層的次要功能——它們的主要用途是制造晶體管。制造晶體管比制造電阻器更難，因此電阻值具有更高的變化性和更大的溫度系數(shù)也就不足為奇了。它們的范圍甚至比最便宜的離散電阻器的范圍還要受限。

離散電阻器可以在制造過(guò)程中進(jìn)行測(cè)試和調(diào)整。而在集成電路中，制造過(guò)程是在硅片處于熾熱狀態(tài)下進(jìn)行的。在那個(gè)溫度下，硅片不再是半導(dǎo)體——你必須等到它冷卻下來(lái)才能測(cè)量任何參數(shù)。

集成電阻器的優(yōu)勢(shì)在于其自然匹配性。在同一片晶圓上制造時(shí)，一個(gè)電阻器可能產(chǎn)生的任何誤差也會(huì)同樣適用于其他電阻器。它們可能都比目標(biāo)值高出25%，但兩者都會(huì)高出（幾乎）完全相同的量。

片阻
任何材料的電阻由以下公式給出：

如果我們制作一個(gè)正方形（w=l），我們就可以得到一個(gè)與尺寸無(wú)關(guān)的電阻度量值——即片阻。片阻的單位是Ω/□（每平方歐姆）。請(qǐng)注意，這個(gè)術(shù)語(yǔ)是片阻，而不是片電阻率。在片阻為100 Ω/□的層中，一個(gè)正方形從一側(cè)到另一側(cè)的電阻始終為100 Ω，無(wú)論該正方形有多大。

按工藝劃分的電阻器選項(xiàng)

在雙極工藝中，電阻器最常用的層是NPN基極（約200 Ω/□）。發(fā)射極層摻雜更重，因此具有較低的片阻（低至5 Ω/□）。

在CMOS工藝中，您有更多的選擇：用于漏極和源極的N+和P+擴(kuò)散（注入）、N阱，以及通常兩個(gè)不同的多晶硅層。其中，P+擴(kuò)散（約150 Ω/□）和其中一個(gè)多晶硅層（約50 Ω/□）通常最適合用作電阻器。

片阻在很大程度上取決于工藝。您應(yīng)將此處給出的值僅作為起點(diǎn)，并從晶圓制造廠獲取實(shí)際數(shù)據(jù)——包括溫度系數(shù)和公差。

擴(kuò)散電阻器必須放置在相反摻雜類型的島中。該島需要連接到偏置電壓，以便使結(jié)反向偏置。

例如，P型基極電阻器必須位于N型（外延）島中。這個(gè)島，有時(shí)被稱為“管”，可以包含一個(gè)電阻器到所有電阻器，但其電壓必須等于或大于任何電阻器上的最大電壓。在“管”的情況下，最簡(jiǎn)單且最安全的連接是連接到+V。

電阻的電壓系數(shù)

擴(kuò)散電阻器——以及在一定程度上的多晶硅電阻器——具有電壓系數(shù)。偏置的周圍層將耗盡區(qū)推入電阻器，減小其橫截面。隨著電阻器與周圍層之間的電壓差變大，耗盡區(qū)變寬，橫截面變小，電阻增加。這種效應(yīng)在輕摻雜層中尤為明顯——如CMOS中的N阱和雙極工藝中的注入電阻器。后者使用額外的注入來(lái)產(chǎn)生高片阻。

如果您有兩個(gè)或更多需要匹配但處于不同直流電平的電阻器，則這種電壓依賴性尤為重要。您可以：

將每個(gè)電阻器放置在單獨(dú)的島中，并在其電阻器的正端進(jìn)行偏置。

或者簡(jiǎn)單地接受耗盡層引起的變化并調(diào)整比例。

但是，對(duì)于第二種選擇，您需要一個(gè)包含電阻器電壓依賴性的模型。例如，在200 Ω/□的基極層中，對(duì)于5V的偏置差異，電阻變化約為1%。

半導(dǎo)體電阻器的電容

集成電阻器還伴有一個(gè)分布電容。對(duì)于多晶硅電阻器來(lái)說(shuō)，這個(gè)電容很低，但對(duì)于擴(kuò)散電阻器來(lái)說(shuō)，這個(gè)電容較高且依賴于電壓。如果您制作了一個(gè)具有高阻值的非常長(zhǎng)的電阻器，那么這個(gè)寄生電容會(huì)嚴(yán)重降低頻率響應(yīng)。此外，如果為擴(kuò)散電阻器提供偏置的周圍區(qū)域存在噪聲，那么噪聲將通過(guò)電容耦合進(jìn)入電阻器。同樣，為了在模擬中顯示這些效應(yīng)，需要一個(gè)良好的模型。

電阻器校正因子

在設(shè)計(jì)電阻器時(shí)，必須使用兩個(gè)校正因子。第一個(gè)校正因子與電阻器的寬度有關(guān)。在擴(kuò)散或注入電阻器中，總是存在側(cè)向擴(kuò)散。這使得實(shí)際電阻器的寬度比繪制的要寬。側(cè)向擴(kuò)散的影響取決于電阻器的寬度。

第二個(gè)校正因子考慮了端部效應(yīng)。如果電阻器的寬度最小，那么您需要將兩端都放大，以便在內(nèi)部放置觸點(diǎn)。這如圖1-30頂部所示。然后，您需要估算這個(gè)額外區(qū)域（從窄部分的末端開始可能總共有0.4個(gè)正方形）和觸點(diǎn)本身的電阻。

圖1-30. 最小寬度電阻器（上）和寬電阻器（下）的觸點(diǎn)。

如果您繪制一個(gè)寬電阻器，那么觸點(diǎn)可以安裝在其內(nèi)部。這如圖1-30底部所示。但是，即使將它們轉(zhuǎn)換為一個(gè)長(zhǎng)觸點(diǎn)，它們也不會(huì)覆蓋整個(gè)寬度。因此，會(huì)存在一個(gè)小電阻（大約從觸點(diǎn)內(nèi)邊緣起0.2個(gè)正方形）。

電阻器的匹配完全取決于寬度。亞微米工藝并不是為了良好的匹配而設(shè)計(jì)的，而是為了最大速度。您會(huì)發(fā)現(xiàn)，最小尺寸的器件（不僅僅是電阻器，而是所有器件）的匹配性都非常差。

在顯微鏡下放大后，所有邊緣都顯得有些參差不齊。例如，電阻器的寬度會(huì)有很大的波動(dòng)。只有當(dāng)您制作一個(gè)相對(duì)較大的器件時(shí)，這些波動(dòng)才會(huì)變得微不足道，器件的匹配性才會(huì)良好。建議使用大約是最小寬度的十倍來(lái)獲得0.5%或更好的匹配度。

由于端部效應(yīng)，您不能期望不同長(zhǎng)度的電阻器能夠很好地匹配。為了獲得最佳匹配，請(qǐng)僅使用相同的電阻器。將電阻器分成相同的部分，并將它們與其他打算匹配的相同部分的電阻器交錯(cuò)放置，這也有助于提高匹配性。

塞貝克效應(yīng)

在我們繼續(xù)討論下一種類型的電阻器之前，還有一件事要討論：塞貝克效應(yīng)。1821年，托馬斯·塞貝克發(fā)現(xiàn)，如果一根導(dǎo)線的兩端處于不同的溫度，那么金屬界面會(huì)產(chǎn)生電壓。四年后，喬治·歐姆利用這一效應(yīng)來(lái)測(cè)量電阻。如今，它被用于熱電偶中。

對(duì)于擴(kuò)散電阻器或多晶硅電阻器的觸點(diǎn)，塞貝克電壓在0.2 mV/°C至1.4 mV/°C之間，具體取決于摻雜水平和金屬的組成。如果存在熱梯度（例如芯片上存在功率晶體管），則這是一個(gè)危險(xiǎn)。為了避免這種危險(xiǎn)，請(qǐng)將電阻器布局成其開始和結(jié)束部分彼此靠近。

夾斷電阻器

夾斷電阻器（或稱為夾制電阻器）有時(shí)在雙極工藝中使用，以獲得高電阻而不浪費(fèi)大量面積。圖1-31展示了基極夾斷電阻器，它實(shí)際上就是一個(gè)基極電阻器，其發(fā)射極擴(kuò)散層部分地覆蓋在其上。這種布局減小了有效橫截面——只留下基極擴(kuò)散層的最深部分，這部分也具有最高的電阻。該器件需要位于自己的外延島上，且外延層和發(fā)射極擴(kuò)散層連接到正端。

圖1-31. 基極夾斷電阻器的頂視圖和橫截面圖

基極夾斷電阻器是非線性的。它具有較低的（可能是6V）擊穿電壓和較大的（約10:1）變化范圍。然而，你可以將100kΩ的電阻壓縮到晶體管所占的空間內(nèi)。

接下來(lái)，讓我們來(lái)探討外延夾斷電阻器（圖1-32）。

圖1-32. 外延夾斷電阻器的頂視圖和橫截面圖。

在外延夾斷電阻器中，通過(guò)將兩側(cè)的隔離擴(kuò)散層移得非常接近，進(jìn)一步減小了細(xì)長(zhǎng)外延區(qū)域的橫截面。外延區(qū)域通常具有相當(dāng)高的電阻率。因此，在高于襯底電位且超過(guò)約5V的工作電壓下，一個(gè)相當(dāng)大的耗盡區(qū)會(huì)擴(kuò)展到剩余的外延區(qū)域中，將其夾斷。

在高于該電壓的任何電壓下，外延夾斷電阻器都會(huì)變成一個(gè)電流源。這個(gè)電流的變化范圍很大（8:1），但你可以在相對(duì)較小的空間內(nèi)產(chǎn)生幾微安的小電流。