在前述文章，BUCK電路模擬補(bǔ)償器的數(shù)字化過(guò)程 ，我們討論了模擬補(bǔ)償器的數(shù)字化，事實(shí)上，數(shù)字化過(guò)程的第一個(gè)重要的環(huán)節(jié)就是ADC對(duì)反饋量的采樣，本文就重點(diǎn)探討一下由于ADC采樣頻率帶來(lái)的一些問(wèn)題，進(jìn)而討論一下相應(yīng)的解決方案。

一.ADC采樣頻率對(duì)電源環(huán)路帶寬的影響

圖1 ADC采樣的基本結(jié)構(gòu)

在ADC模塊中，一般會(huì)經(jīng)過(guò)合適的時(shí)鐘選擇及分頻，產(chǎn)生一個(gè)合適的時(shí)鐘作為ADC采樣及轉(zhuǎn)換的時(shí)鐘頻率，并且會(huì)有一個(gè)電源作為ADC轉(zhuǎn)換的參考電源，對(duì)模擬信號(hào)進(jìn)行量化，比如AVDD 3.3V。ADC模塊包含專(zhuān)用ADC內(nèi)核和共享ADC內(nèi)核，專(zhuān)用ADC內(nèi)核固定接某一個(gè)ADC的采樣通道，對(duì)采樣時(shí)間要求不高，而共享ADC內(nèi)核會(huì)接不同的ADC采樣通道，這必然會(huì)涉及到ADC通道的切換。在圖1中，我們可知，模擬信號(hào)從ADC采樣通道進(jìn)去后，會(huì)進(jìn)行采樣，這會(huì)產(chǎn)生一定的延時(shí)，而采樣后的信號(hào)會(huì)經(jīng)過(guò)ADC轉(zhuǎn)換，這也會(huì)消耗一定的時(shí)間，最終它的結(jié)果會(huì)送到ADCBUF寄存器去被軟件處理，或者被數(shù)字濾波器或者數(shù)字比較器所用。關(guān)于ADC的具體性能，我們?cè)诤竺娴奈恼轮袝?huì)詳細(xì)討論，此處不做過(guò)多探討。

圖2 ADC的采樣含義

一般來(lái)說(shuō)，ADC的采樣轉(zhuǎn)換，需要一定的觸發(fā)信號(hào)，當(dāng)發(fā)生觸發(fā)時(shí)，ADC或者開(kāi)始直接轉(zhuǎn)換，或者開(kāi)始采樣并采樣結(jié)束后轉(zhuǎn)換，這和ADC通道接的是專(zhuān)用內(nèi)核還是共享內(nèi)核有關(guān)。這時(shí)候表示模擬信號(hào)流逝的時(shí)間軸就不是時(shí)間的含義了，而是表示對(duì)信號(hào)的一次一次的采樣，每次采樣之間的時(shí)間就是ADC的采樣間隔Ts，經(jīng)過(guò)ADC轉(zhuǎn)換后，模擬信號(hào)就被轉(zhuǎn)換為了離散數(shù)字信號(hào)，這些數(shù)字基于ADC的參考電壓和ADC的位數(shù)精度，來(lái)表示被采樣的模擬信號(hào)的大小。

圖3 ADC的采樣間隔和ADC采樣轉(zhuǎn)換延時(shí)

當(dāng)每一次進(jìn)行觸發(fā)ADC后，需要一個(gè)時(shí)間來(lái)完成轉(zhuǎn)換及中斷申請(qǐng)，而后在ADC中斷中從ADCBUF中得到ADC的結(jié)果，這部分時(shí)間延時(shí)，在芯片硬件上會(huì)有一些措施會(huì)讓這部分延時(shí)盡可能地減小，以便給環(huán)路控制算法留出足夠的時(shí)間。這里需要注意的是，在每一次采樣后，一直到下一次采樣之前都會(huì)保持上一次的采樣結(jié)果，這就是零階保持器ZOH.

圖4 ZOH的概念

百度百科對(duì)ZOH的解釋?zhuān)鐖D4所示，這是一種最簡(jiǎn)單的采樣保持器，每一個(gè)采樣區(qū)間之間的信號(hào)值為常值，其一階導(dǎo)數(shù)為0，這就是零階保持器的來(lái)由，它可以將數(shù)字采樣信號(hào)還原回連續(xù)信號(hào)。

圖5 采樣頻率造成的相位損失

了解了ADC采樣造成的延時(shí)，以及ADC采樣的零階保持器特性，我們可以看一下ADC采樣在環(huán)路控制中造成的相位損失，如圖5所示，當(dāng)在占空比50%處進(jìn)行ADC觸發(fā)采樣時(shí)，在綠色波形上升沿處進(jìn)入控制環(huán)路計(jì)算，在下一個(gè)周期初始進(jìn)行占空比的更新，則此時(shí)造成的相位損失如下式，

其中fx為環(huán)路控制帶寬，而fsample為采樣間隔頻率，所以，當(dāng)采樣頻率相對(duì)于帶寬非常大時(shí)，這個(gè)相位損失會(huì)比較小，但是現(xiàn)實(shí)中，采樣頻率只能最大設(shè)置為電源開(kāi)關(guān)頻率（對(duì)定頻變換器而言），以確保每一個(gè)開(kāi)關(guān)周期都能對(duì)占空比進(jìn)行一次更新，所以為了盡可能減小ADC造成的相位損失，我們需要將帶寬設(shè)為一個(gè)合適的值，如通常所建議的1/20開(kāi)關(guān)頻率，ADC造成的相位損失為18C.

圖6 優(yōu)化ADC觸發(fā)時(shí)刻以優(yōu)化相位損失

當(dāng)我們將ADC觸發(fā)時(shí)刻改為1/2的duty_off時(shí)間時(shí)，我們讓占空比在下一個(gè)周期一得到計(jì)算結(jié)果后則立即更新占空比，則可以將相位損失減小為原來(lái)的一半，如下式

當(dāng)建議設(shè)計(jì)fx為fsample的1/20時(shí)，則由于ADC采樣導(dǎo)致的相位延時(shí)為9C.

二.ADC采樣的混疊效應(yīng)及解決方式

大家試想一下，為什么我們建議采樣頻率和帶寬保持1/20的倍數(shù)關(guān)系呢？實(shí)際上，是由于在采樣學(xué)上，有一個(gè)奈奎斯特采樣定律，奈奎斯特頻率代表了對(duì)應(yīng)采樣頻率的采樣能力。

采樣必須以一定的速率采樣，采樣頻表示采樣的速率，當(dāng)采樣頻率越高時(shí)，則采樣到的信號(hào)越精確，當(dāng)采樣頻率是關(guān)心的信號(hào)頻率的兩倍時(shí)，則信號(hào)還原后的頻率不會(huì)失真，但是信號(hào)幅值會(huì)存在失真，所以在采樣學(xué)上，建議采樣頻率為信號(hào)頻率的10倍以上時(shí)，才不會(huì)引起信號(hào)幅值的明顯失真。

經(jīng)過(guò)上述了解，我們可知，采樣頻率的一半稱(chēng)作奈奎斯特頻率，要確保信號(hào)頻率不失真，我們需要信號(hào)頻率低于奈奎斯特頻率，要確保信號(hào)幅值不失真，則需要讓關(guān)心的信號(hào)頻率為奈奎斯特頻率的1/5，甚至于10分之一。因此，我們建議環(huán)路帶寬設(shè)置為1/20采樣頻率（1/10的奈奎斯特頻率），減小奈奎斯特頻率對(duì)相位的影響。

接下來(lái)，我們分析一下不同采樣頻率下信號(hào)還原的情況是什么呢？

圖7 高采樣頻率時(shí)的信號(hào)還原

當(dāng)我們采用9倍于所關(guān)心頻率的信號(hào)時(shí)去做ADC采樣時(shí)，那么此時(shí)我們通過(guò)圖7可知，采樣信號(hào)被還原后比較接近原始的連續(xù)信號(hào)。

當(dāng)我們采用奈奎斯特頻率fn去采樣所關(guān)心的頻率信號(hào)時(shí)，我們發(fā)現(xiàn)采樣后的信號(hào)，除了原有信號(hào)頻率之外，在還原的信號(hào)中發(fā)現(xiàn)一個(gè)低頻的信號(hào)，另外零階保持后的信號(hào)幅值本身也發(fā)生了明顯的失真。

圖8 較低采樣頻率導(dǎo)致的信號(hào)畸變

圖9 用1/2信號(hào)頻率去采樣信號(hào)造成的信號(hào)畸變

當(dāng)我們采用一半的信號(hào)頻率去采樣原始信號(hào)時(shí)，發(fā)現(xiàn)信號(hào)發(fā)生了非常嚴(yán)重的幅值畸變，并且在還原信號(hào)中帶入了一個(gè)明顯的低頻信號(hào)。

通過(guò)上述的分析，我們可以看出采樣頻率對(duì)準(zhǔn)確采樣并還原信號(hào)的重要性。一般來(lái)說(shuō)，ADC對(duì)高于奈奎斯特頻率以上的信號(hào)進(jìn)行采樣，都會(huì)帶來(lái)一個(gè)低頻假信號(hào)，而這個(gè)假信號(hào)如果被MCU所接收，那么它將做出錯(cuò)誤的指令判斷。所以，我們一定要避免它的出現(xiàn)。

圖10 混疊效應(yīng)的說(shuō)明

如圖10所示，當(dāng)我們假定采樣頻率為100Hz，那么對(duì)應(yīng)于采樣頻率的奈奎斯特頻率為50Hz，對(duì)所有高于50Hz的信號(hào)進(jìn)行采樣，都會(huì)帶來(lái)一個(gè)低頻假信號(hào)，如70Hz會(huì)帶來(lái)30Hz，160H會(huì)帶來(lái)40Hz，510Hz會(huì)帶來(lái)10Hz等，真實(shí)信號(hào)的頻率和混疊進(jìn)來(lái)的低頻信號(hào)的計(jì)算關(guān)系我們?cè)诖瞬贿M(jìn)行探討，有興趣可以去查閱相關(guān)資料。

既然我們不希望混疊信號(hào)的發(fā)生，那么如何消除它呢？有人說(shuō)，會(huì)建議用數(shù)字濾波器，但是這往往是不現(xiàn)實(shí)的，因?yàn)?/span>MCU無(wú)法區(qū)分低頻混疊信號(hào)和真實(shí)信號(hào)，所以它將他們統(tǒng)統(tǒng)濾除，那么將有用信號(hào)濾除顯然是不合理的。正確的做法，一般是盡可能在采樣信號(hào)進(jìn)入MCU之前就將所有高于奈奎斯特頻率以上的信號(hào)濾除掉，并且具有一定的衰減，這樣就不會(huì)產(chǎn)生混疊頻率，常用的濾除方式是采用RC濾波器。

圖11 抗混疊濾波器設(shè)計(jì)1

ADC內(nèi)部一般會(huì)有一個(gè)采樣保持電容CHOLD,這個(gè)電容在規(guī)格書(shū)上能夠查詢得到，如圖12所示，共享內(nèi)核典型值為18pF，專(zhuān)用內(nèi)核典型值為5pF，這里，我們以共享內(nèi)核為例，一般推薦將濾波電容設(shè)為50-100倍的保持電容，以確保在ADC采樣時(shí)，不管是對(duì)保持電容充電，還是保持電容放電，不至于影響到輸入模擬信號(hào)的幅值，這對(duì)于共享內(nèi)核非常重要，因?yàn)楣蚕韮?nèi)核會(huì)連接到不同的輸入通道上，而每一個(gè)通道的電壓會(huì)有不同，如果處理不得當(dāng)，會(huì)產(chǎn)生不同的電壓通道之間產(chǎn)生crosstalk而導(dǎo)致采樣錯(cuò)誤或者降低精度。

圖12 ADC主要結(jié)構(gòu)參數(shù)

圖13 ADC的模擬輸入通道內(nèi)部結(jié)構(gòu)

由ADC的內(nèi)部結(jié)構(gòu)，我們可知，模擬通道上面除了信號(hào)源阻抗RS之外，ADC內(nèi)部還有一系列阻抗，如連接電阻RIC為300ohm，采樣開(kāi)關(guān)的電阻RSS為44ohm，所以這些電阻會(huì)導(dǎo)致給保持電容充電時(shí)間變長(zhǎng)，為了得到準(zhǔn)確的采樣電壓，需要適當(dāng)加大采樣時(shí)間。

圖14 抗混疊濾波器設(shè)計(jì)2

當(dāng)濾波器電容C確定后，我們可以根據(jù)RC的轉(zhuǎn)折頻率來(lái)求得電阻值選擇，由于采樣頻率是開(kāi)關(guān)頻率，則奈奎斯特頻率就是一半的開(kāi)關(guān)頻率，我們希望在奈奎斯特頻率處的輸入信號(hào)能有20db衰減，則RC的轉(zhuǎn)折頻率應(yīng)該設(shè)為1/10的奈奎斯特頻率，如圖14，可以將電阻R確定下來(lái)。

總結(jié)，通過(guò)分析ADC采樣帶來(lái)的兩個(gè)典型問(wèn)題，并且對(duì)其解決方案做了探討，可以更好地理解對(duì)數(shù)字補(bǔ)償器的設(shè)計(jì)。