基于UVM的SoC寄存器級(jí)驗(yàn)證環(huán)境構(gòu)建方法
在SoC（System on Chip）驗(yàn)證中，寄存器級(jí)驗(yàn)證是確保芯片功能正確性的核心環(huán)節(jié)。UVM（Universal Verification Methodology）憑借其標(biāo)準(zhǔn)化的寄存器模型（RAL）和層次化驗(yàn)證架構(gòu)，成為寄存器驗(yàn)證的主流方法。本文結(jié)合工程實(shí)踐，闡述基于UVM的寄存器驗(yàn)證環(huán)境構(gòu)建方法。
一、寄存器模型分層設(shè)計(jì)
SoC寄存器采用三級(jí)分層結(jié)構(gòu)：
Reg Field（寄存器域）：最小功能單元，例如某DMA控制器的狀態(tài)寄存器包含busy、error等域。
Reg（寄存器）：由多個(gè)域組成，如DMA_CTRL寄存器包含start、pause等控制域。
Reg Block（寄存器塊）：按功能模塊劃分，例如DMA模塊的寄存器集合構(gòu)成一個(gè)Reg Block。
UVM通過(guò)uvm_reg_field、uvm_reg和uvm_reg_block類(lèi)實(shí)現(xiàn)分層建模。例如，在驗(yàn)證某SoC的UART模塊時(shí)，可定義如下寄存器模型：
systemverilog
class uart_reg_model extends uvm_reg_block;
uvm_reg uart_ctrl;
uvm_reg uart_status;
function void build();
uart_ctrl = uvm_reg::type_id::create("uart_ctrl", null, get_full_name());
uart_ctrl.configure(this, 8, 0, "RW", 0); // 8位寬，可讀寫(xiě)，復(fù)位值0
uart_status = uvm_reg::type_id::create("uart_status", null, get_full_name());
uart_status.configure(this, 8, 8, "RO", 0); // 只讀，復(fù)位值0
endfunction
endclass
二、驗(yàn)證環(huán)境組件實(shí)現(xiàn)
寄存器驗(yàn)證環(huán)境需包含以下核心組件：
Adapter：實(shí)現(xiàn)RAL模型與DUT接口的協(xié)議轉(zhuǎn)換。例如，將RAL的uvm_reg_item轉(zhuǎn)換為APB總線事務(wù)：
systemverilog
class apb_adapter extends uvm_reg_adapter;
virtual task reg2bus(uvm_reg_item rw, uvm_sequence_item bus_item);
apb_transaction apb_tx = new();
apb_tx.addr = rw.addr;
apb_tx.data = rw.data;
apb_tx.rw = (rw.kind == UVM_WRITE) ? 1'b1 : 1'b0;
bus_item = apb_tx;
endtask
endclass
Predictor：根據(jù)總線事務(wù)預(yù)測(cè)寄存器值，更新RAL模型的mirrored_value。例如，捕獲APB寫(xiě)事務(wù)并更新模型：
systemverilog
class apb_predictor extends uvm_subscriber #(apb_transaction);
uvm_reg_map reg_map;
virtual function void write(apb_transaction tx);
uvm_reg_item rw = new();
rw.addr = tx.addr;
rw.data = tx.data;
rw.kind = (tx.rw) ? UVM_WRITE : UVM_READ;
reg_map.do_predict(rw); // 更新鏡像值
endfunction
endclass
Scoreboard：比較RAL模型的desired_value與mirrored_value，檢測(cè)寄存器讀寫(xiě)錯(cuò)誤。例如，在復(fù)位測(cè)試中檢查所有寄存器值是否符合預(yù)設(shè)的POR（Power-On Reset）值：
systemverilog
class reg_scoreboard extends uvm_scoreboard;
uvm_reg_block reg_model;
virtual task run_phase(uvm_phase phase);
foreach (reg_model.regs[i]) begin
uvm_reg reg = reg_model.regs[i];
uvm_reg_field field;
foreach (reg.get_fields(fields)) begin
if (field.get_access() != "RO" && field.get_reset() != "X") begin
uvm_reg_data_t expected = field.get_reset_value();
uvm_reg_data_t actual = field.get_mirrored_value();
if (expected != actual)
`uvm_error("REG_CHECK", $sformatf("Field %s mismatch: expected %0h, actual %0h",
field.get_name(), expected, actual));
end
end
end
endtask
endclass
三、測(cè)試場(chǎng)景與覆蓋率收集
通過(guò)內(nèi)置序列（Sequence）實(shí)現(xiàn)自動(dòng)化測(cè)試：
復(fù)位測(cè)試：使用uvm_reg_hw_reset_seq驗(yàn)證所有寄存器復(fù)位值。
隨機(jī)訪問(wèn)測(cè)試：通過(guò)uvm_reg_bit_bash_seq對(duì)每個(gè)寄存器域進(jìn)行隨機(jī)讀寫(xiě)。
邊界條件測(cè)試：針對(duì)關(guān)鍵寄存器（如中斷掩碼寄存器）設(shè)計(jì)特定測(cè)試用例。
覆蓋率收集需覆蓋功能覆蓋率和代碼覆蓋率：
systemverilog
covergroup reg_cg with function sample(uvm_reg_field field);
cp_field_value: coverpoint field.get_mirrored_value() {
bins values[] = {[0:field.get_n_bits()**2-1]};
}
endgroup
四、工程實(shí)踐優(yōu)化
多時(shí)鐘域處理：對(duì)于跨時(shí)鐘域寄存器，需在Adapter中添加同步邏輯。
寄存器模型復(fù)用：通過(guò)UVM配置數(shù)據(jù)庫(kù)（uvm_config_db）實(shí)現(xiàn)不同測(cè)試用例間的模型共享。
錯(cuò)誤注入：在Predictor中模擬總線錯(cuò)誤（如APB地址錯(cuò)誤），驗(yàn)證DUT的容錯(cuò)能力。
結(jié)語(yǔ)
基于UVM的寄存器驗(yàn)證環(huán)境通過(guò)分層建模、組件化設(shè)計(jì)和自動(dòng)化測(cè)試，顯著提升了SoC驗(yàn)證的效率和可靠性。實(shí)際項(xiàng)目中，需結(jié)合具體協(xié)議（如APB、AXI）和DUT特性進(jìn)行定制化開(kāi)發(fā)，同時(shí)利用UVM的回調(diào)機(jī)制（callbacks）實(shí)現(xiàn)靈活的擴(kuò)展。
下載文檔
