來自英國Glasgow大學(xué)的研究人員宣布研發(fā)出有史以來最小的鉆石晶體管(diamondtransistor),其閘長度(gatelengths)只有50奈米(nm)。領(lǐng)導(dǎo)研究團隊的該校電子電機系DavidMoran博士表示,這種晶體管僅有日本電信集團NTT所
日前,德州儀器 (TI) 宣布面向基站、中繼器以及軟件定義的無線電系統(tǒng)應(yīng)用領(lǐng)域推出一款速率為 200 MSPS 的雙通道 11 位模數(shù)轉(zhuǎn)換器 (ADC),從而可充分滿足無線通信市場對更高帶寬與靈敏度的需求。ADS62C17 采用 SNRBoo
電子系統(tǒng)的功耗可以簡單分為兩部分:動態(tài)功耗以及靜態(tài)功耗?!半S著半導(dǎo)體尺寸越來越低,靜態(tài)功耗的影響越來越明顯,有時甚至超過整個系統(tǒng)功耗的50%?!眳侨兀绹鴩野雽?dǎo)體自適應(yīng)電壓調(diào)節(jié)技術(shù)應(yīng)用工程師,日前在EEW
2010年世博會館正如火如荼興建,外圍配套基礎(chǔ)建設(shè)、交通網(wǎng)絡(luò)電子商機也已涌現(xiàn)!包括中芯國際接獲上海地區(qū)公共交通IC卡訂單,而華虹NEC也受惠于上海華虹集團躋身2010年世博會高級贊助商,將代工量產(chǎn)世博會門票IC卡,近
美國國家半導(dǎo)體公司 (NS) 最新推出的PowerWise® 3Gbps(3G) 串行數(shù)字接口(SDI)電纜均衡器可以簡化多種不同產(chǎn)品的系統(tǒng)設(shè)計,可廣泛應(yīng)于廣播設(shè)備視頻路由器、視頻交換器、視頻分配放大器、編輯及轉(zhuǎn)換設(shè)備等各類系統(tǒng)
從價格飆升、游資瘋涌、項目“遍地開花”到訂單銳減、資金鏈斷裂、企業(yè)大量倒閉,短短半年時間,我國太陽能光伏產(chǎn)業(yè)經(jīng)歷了“過山車”式的心驚肉跳。金融危機發(fā)生以來,光伏產(chǎn)業(yè)這一孕育夢想、財
這些每通道電流為9.6 mA的新型ADC驅(qū)動器可為工程師提供業(yè)界最低功耗(50 mW或更低)和最高性能的ADC驅(qū)動器,在驅(qū)動醫(yī)學(xué)成像設(shè)備、通信基礎(chǔ)設(shè)施、儀器儀表以及其它高速設(shè)備中的高分辨率模數(shù)轉(zhuǎn)換器(ADC)時,它能提供
半導(dǎo)體市場景氣回溫,臺積電、聯(lián)電、特許等晶圓代工廠今年將投入數(shù)億美元資本支出,投入28奈米高介電金屬閘極(high-k/metalgate,HKMG)技術(shù)競賽。而在臺積電及聯(lián)電去年相繼宣布32及28奈米HKMG制程完成良率驗證后,
全球半導(dǎo)體市場研究公司IDC副總裁MarioMorales表示,嵌入式處理器和連接芯片是半導(dǎo)體市場中的兩個亮點。而2009年電腦與手機芯片銷售額的降幅將達到兩位數(shù)。 許多嵌入式系統(tǒng)需要提高智能化水平,這種趨勢推動嵌入式
日前,IBM技術(shù)聯(lián)盟發(fā)布了28nm工藝,硅半導(dǎo)體工藝也因此再進一步,那么一貫在這方面走在業(yè)界前列的Intel又有什么計劃呢? 其實28nm問題的關(guān)注點并非這種新工藝的種種好處。一般來說,微處理器在制造中從不使用這種半
中芯國際公布截至08年12月底止的年度業(yè)績,出現(xiàn)上市以來首次銷售成本大于銷售額,加上總經(jīng)營開支凈額同比上升68.45%至3.17億美元等因素,最終使凈虧損暴增21.6倍至4.4億美元(不派息)。 該公司指,出現(xiàn)毛銷售成本
按全球第一大光刻設(shè)備供應(yīng)商ASML公司的預(yù)估,其Q1的銷售額將從08年Q4的4.94億歐元下降到1.84億歐元,而去年同期為9.19億歐元,下降達80%。 ASML預(yù)計Q2的銷售額在2.1-2.3億歐元間,因為受工藝制程的進一步縮小推動
針對NAND閃存產(chǎn)業(yè),研究機構(gòu)集邦科技最新研究報告指出,三星可望穩(wěn)居今年全球市占率龍頭寶座,而海力士則因大幅減產(chǎn),市場占有率恐將下滑剩下10%,落居第5名。 集邦科技根據(jù)各NAND Flash供貨商目前的制程技術(shù)、產(chǎn)能
據(jù)悉,南亞(Nanya)科技公司正在與其客戶進行談判,南亞希望從本月起將其芯片的合同價格提高10%。 南亞科技公司的副總裁Pai Pei-lin表示,全球該行業(yè)的減產(chǎn)所帶來的影響已經(jīng)體現(xiàn)出來,一些電腦廠商正在增加對DRAM芯
介紹了Laplacian邊緣檢測算法模型,邊緣檢測工作流程,分布式運算原理,闡述了用FPGA實現(xiàn)的一個Lapla—cian圖像邊緣檢測器的設(shè)計,包括系統(tǒng)總體設(shè)計,主要模塊的設(shè)計思想和系統(tǒng)仿真結(jié)果。該檢測器采用了流水式數(shù)據(jù)輸入和高速分布式卷積運算等技術(shù),具有良好的實時處理性能,若系統(tǒng)工作時鐘為100 MHz,則處理一幅1024×1024的圖像的時間僅需0.01 s左右。