摘要：AD9956是ANALOG DEVICE 公司推出的一款高速、高分辨率、高掃描率、可編程、可配置多種電路結(jié)構(gòu)的高性能DDS芯片。文章簡要介紹了AD9956的基本特點，分析了它的基本功能和原理，給出了用AD9956實現(xiàn)高分辨率ＬＦＭ信號發(fā)生器的方案。

    關(guān)鍵詞：直接數(shù)字頻率合成；DDS；線性調(diào)頻信號；信號發(fā)生器；高分辨率

隨著雷達技術(shù)的發(fā)展，對雷達波形的調(diào)頻線性度要求也越來越高。直接數(shù)字頻率合成器（ＤＤＳ）具有多種調(diào)制功能，可靈活方便地產(chǎn)生不同載波頻率、不同脈沖寬度以及不同脈沖重復頻率的信號。線性調(diào)頻ＤＤＳ芯片的出現(xiàn)對新一代雷達波形的產(chǎn)生及本振信號的生成產(chǎn)生了巨大的影響，這類雷達信號已能滿足目標探測、目標跟蹤及目標識別等不同的需要。同時，將ＤＤＳ用于雷達系統(tǒng)對降低目標的模糊度、減少虛警概率和提高雷達電磁兼容能力有極大的幫助。本文介紹的ＡＤ９９５６就是一種高集成度的高性能ＤＤＳ芯片，它可產(chǎn)生高分辨率、高掃描率、可編程的信號，可廣泛地應用于雷達信號源中。

１　AD9956的主要特點參數(shù)

ＡＤ９９５６可產(chǎn)生μＨｚ頻率分辨率、精微電流消耗的高分辨率、可編程信號源，并可根據(jù)需要配置成多種電路，因而可用于雷達和掃描系統(tǒng)中ＦＭ啁啾聲信號的生成、汽車雷達、測試和測量設(shè)備以及聲光設(shè)備驅(qū)動器之中。

    ＡＤ９９５６的主要性能指標如下：

●具有４００ＭＳＰＳ內(nèi)部ＤＤＳ時鐘速率；

●帶１４位ＤＡＣ和４８位頻率調(diào)諧字；

●帶有２００ＭＨｚ輸入的相位檢測器；

●可進行電荷泵電流的數(shù)字控制；

●可對６５０ＭＨｚ ＰＥＣＬ驅(qū)動器的轉(zhuǎn)換速率進行編程控制；

●１ｋＨｚ失調(diào)時的相位噪音小于１３５ｄＢｃ／Ｈｚ；

●１６０ＭＨｚ時的ＳＦＤＲ為８０ｄＢ；

●可進行２５ＭＢｐｓ寫速度串行Ｉ／Ｏ控制；

●帶有可編程?１～１６?相位檢測器和５０ＭＨｚ預標定器（÷Ｍ，÷Ｎ）；

●內(nèi)含可編程的ＲＦ預標定器（÷Ｒ）（Ｒ＝２，４，８）；

●工作電壓為１．８Ｖ；

●Ｉ／Ｏ和電荷泵電源電壓為３．３Ｖ；

●可用軟件控制功耗；

●采用４８引腳ＭＬＦ封裝。

２　管腳分布

ＡＤ９９５６引腳排列如圖１所示。該器件的主要引腳包括串口復位信號（ＳＹＮＣ＿Ｉ／Ｏ）、Ｉ／Ｏ更新信號（Ｉ／Ｏ ＵＰＤＡＴＥ）、ＲＦ預標定器和ＤＤＳ參考時鐘輸入（ＲＦ＿ＩＮ）、ＰＥＣＬ驅(qū)動器輸出（ＤＲＶ＿ＯＵＴ）、ＤＲＶ輸出電流設(shè)置（ＤＲＶ＿ＲＳＥＴ）、鑒相器參考輸入（ＲＥＦ）、鑒相器振蕩器反饋輸入（ＯＳＣ）、電荷泵電流設(shè)置（ＣＰ＿ＲＳＥＴ）、電荷泵輸出（ＣＰ＿ＯＵＴ）、ＤＡＣ模擬信號輸出（ＩＯＵＴ）、ＤＡＣ輸出電流設(shè)置（ＤＡＣ＿ＲＳＥＴ）以及串行數(shù)據(jù)Ｉ／Ｏ端口（ＳＤＩ／Ｏ）等。

圖2

３　結(jié)構(gòu)原理

ＡＤ９９５６的功能框圖如圖２所示。ＡＤ９９５６內(nèi)部由ＤＤＳ核、ＲＦ分頻ＤＡＣ、鑒相器／電荷泵和一個差分時鐘驅(qū)動器組成。其工作特性包括精確調(diào)諧的４８－ｂｉｔ相位累加器、可提供匹配系統(tǒng)時延的１４－ｂｉｔ相位偏移字以及可提供線性掃頻的２４－ｂｉｔ頻率累加器。儲存在相位累加器中的瞬時值可表示正弦頻率的瞬時相位。在每個系統(tǒng)時鐘周期，相位累加器的增量由儲存在控制寄存器中的頻率調(diào)諧字（ＦＴＷ）決定，它一般通過ＦＴＷ增加其值?直到溢出（超出最大值）。由于較大的ＦＴＷ會引起頻繁的溢出，因此可表示更高的頻率。相反，較小的ＦＴＷ會導致較慢的溢出以表示較低的頻率。

４ 高線性度ＬＦＭ信號發(fā)生器

線性調(diào)頻連續(xù)波雷達的距離分辨力一般可由線性調(diào)頻信號的帶寬和線性度決定。因此在雷達應用中，產(chǎn)生高線性度的寬帶線性調(diào)頻信號至關(guān)重要。由于ＡＤ９９５６的調(diào)諧分辨率達１０μＨｚ。所以利用ＡＤ９９５６可產(chǎn)生高線性度的寬帶線性調(diào)頻連續(xù)波（ＬＦＭＣＷ）信號。其原理圖如圖３所示。

傳統(tǒng)的ＰＬＬ電路會遇到兩個基本限制：首先，反饋環(huán)路上的分頻器是整數(shù)值，因此環(huán)路的分辨率受限。其次，簡單的分頻器用在環(huán)路上時，其環(huán)路增益是靜態(tài)的，這一點限制了輸出頻率的掃描。而ＡＤ９９５６把ＤＤＳ部分用在了ＰＬＬ環(huán)路上，這樣就克服了傳統(tǒng)ＰＬＬ的兩個限制。

圖３中的ＤＤＳ線性掃頻輸出的信號經(jīng)ＤＡＣ轉(zhuǎn)變?yōu)槟M信號后，再通過低通濾波器輸入鑒相器的ＯＳＣ和ＯＳＣ端，鑒相器輸出ＣＰ＿ＯＵＴ通過低通濾波器后作為ＶＣＯ輸入，最后再將ＶＣＯ輸出經(jīng)過Ｒ分頻器后輸入到ＤＤＳ的輸入端。

    該設(shè)計中的ＤＤＳ掃頻起始頻率為２４ＭＨｚ，終止頻率為２５ＭＨｚ，最高分辨率達１０μＨｚ。ＶＣＯ掃頻起始頻率為２．６ＧＨｚ，終止頻率為２．７ＧＨｚ?分辨率達０．０１μＨｚ。

通過編程可以改變掃頻速率及分辨率，同時可以改變輸出頻率。ＡＤ９９５６控制字的改變可通過計算機串口實現(xiàn)。其主過程為：首先是主復位?ＲＥＳＥＴ?，主要任務是清除所有的累加器并使所有的寄存器恢復為默認值；其次是送串口數(shù)據(jù)?ＳＤＩ／Ｏ?，其中３－線方式只做輸入，２－線方式則既做輸入也做輸出；第三是更新串口（Ｉ／Ｏ ＵＰＤＡＴＥ），即把所有Ｉ／Ｏ緩沖器里的數(shù)據(jù)送到各自對應的寄存器中，以實現(xiàn)對掃頻速率、分辨率及輸出頻率的編程。