LTC6915型增益可編程精度儀表放大器
關(guān)鍵詞：可編程增益 零漂移 軌對(duì)軌 SPI接口 放大器
1 概述
LTC6915是精密的增益可編程儀表放大器。通過并行或串行接口可將增益設(shè)置為0、1、2、4、8、16、32、64、128、256、512、1024、2048或4096。5V單電源供電時(shí)，
共模抑制比的典型值是125dB(與增益無關(guān))。失調(diào)電壓低于10μV，電壓漂移小于50nV/℃。
LTC6915采用電荷平衡數(shù)據(jù)采樣技術(shù)將一個(gè)差分輸入電壓轉(zhuǎn)換成一個(gè)單端信號(hào)，然后由零漂移運(yùn)算放大器對(duì)該單端信號(hào)進(jìn)行放大。LTC6915采用軌對(duì)軌差分輸入和軌對(duì)軌單端輸出擺幅。可應(yīng)用于2.7V單電源或±5V雙電源供電場(chǎng)合。LTC6915采用16引腳SSOP封裝或12引腳DFN封裝，后一種封裝的引腳排列如圖1所示。
2 LTC6915的工作原理
LTC6915通過一個(gè)內(nèi)部電容器CS采集加在直流共模電壓上的差分輸入信號(hào)（采樣速率為3kHz，輸入阻抗（1kΩ至2kΩ）的大小取決于電源電壓）。該電容器的電荷轉(zhuǎn)移到內(nèi)部保持電容器CH上，用于將輸入差分信號(hào)的共模電壓轉(zhuǎn)換為REF引腳的電壓。轉(zhuǎn)換后的信號(hào)由零漂移運(yùn)算發(fā)大器同向放大。通過改變電阻器陣列接通的電阻數(shù)可控制增益大小。通過并/串行接口設(shè)置增益的14個(gè)等級(jí)。反饋電容器CF用于降低開關(guān)噪聲。由于采用了輸入采樣，因此當(dāng)輸入信號(hào)大于1.5kHz時(shí)可能產(chǎn)生混疊誤差。但當(dāng)輸入信號(hào)限制在1.5kHz以內(nèi)時(shí)，LTC6915可用作增益可編程的儀表或單極交流放大器的積分器。圖2為SSOP封裝的原理。
2．1 并行接口
如圖3所示，將PARALLEL_SESRLAL連接到V+，則增益控制碼由并行線（D3、D2、D1、D0）來設(shè)置。當(dāng)HOLD_THRU接低電平（相當(dāng)于DGND）或懸空時(shí)，并行增益控制位（D3-D0）將直接控制PGA增益。當(dāng)HOLD_THRU接高電平時(shí)，并行增益控制位被讀入4位鎖存器并加以保存，所以此時(shí)D3-D0的變化不會(huì)影響PGA增益。DFN封裝雖沒有HOLD_THRU引腳，但內(nèi)部與DGND相連。DOUT（D3）引腳是雙向的，輸出為串行模式，輸入為并行模式。并行模式時(shí)，DOUT（D3）的電壓不能超過V+，否則產(chǎn)生的大電流將通過寄生二極管注入V+。建議并行模式時(shí)在DOUT（D3）引腳接一個(gè)10kΩ電阻器以限制電流（見圖3）。
2．2 串行接口
串行接口原理圖如圖4所示，將PARAL-LEL_SESRLAL連接到V-，則增益控制碼由串行接口來設(shè)置。當(dāng)CS置低電平時(shí)，DIN上的串行數(shù)據(jù)在時(shí)鐘上升沿移入8位移位寄存器（最高位先移入）。DOUT的串行數(shù)據(jù)在時(shí)鐘下降沿移出。當(dāng)CS為高電平時(shí)，移位寄存器的4個(gè)最低有效位（即增益控制位）將被加載到4位鎖存器中。CS置高電平時(shí)時(shí)鐘脈沖無效。注意：CS置低電平前，CLK應(yīng)為低電平以避免產(chǎn)生一個(gè)額外的內(nèi)部時(shí)鐘脈沖。
串行模式下DOUT始終有效，以簡(jiǎn)化多器件時(shí)的菊花鏈接口。DOUT不能與其他SPI輸出相連。此外，CS置高電平時(shí)，傳輸完后DOUT不歸零。
當(dāng)LTC6915之間或其他有串行接口的器件相連時(shí)，需將此芯片的DOUT與另一個(gè)電路的DIN相連，并且CLK和CS引腳共用。這樣CS置高電平時(shí)所有電路的串行數(shù)據(jù)將同時(shí)更新。
2．3 輸入電壓范圍
TLC6915輸入共模電壓的范圍是軌至軌的。其差分輸入電壓范圍由下面的公式計(jì)算：
V-≤（VIN+-VIN-）+VREF≤V+-1.3
圖3
其中VIN+和VIN-為差分輸入引腳的電壓，V+和V-分別是電源電壓的正負(fù)極電壓，VREF是REF引腳的電壓。另外，VIN+和VIN-不能超過電源電壓，也就是
V-<VIN+<V+; V-<VIN-<V+
2．4 ±5V電壓工作
LTC6915的電源電壓高于5.5V時(shí)，應(yīng)注意輸入引腳（IN+或IN-）和REF引腳之間的電壓差不應(yīng)超過5.5V，即
|VIN+-VREF|<5.5; |VIN--VREF|<5.5
否則，電路將損壞。比如，工作在軌至軌輸入狀態(tài)下，電源電壓為±5V時(shí)，REF引腳的電壓應(yīng)為0±0.5V。再如，V+引腳電壓為10V，V和REF引腳的電壓為0V時(shí)，輸入不能超過5.5V。
2．5 建立時(shí)間
采樣速率為3kHz，輸入采樣周期約為150μs。此周期內(nèi)Cs由輸入差分電壓VIN充電。假設(shè)每個(gè)輸入采樣周期內(nèi)CS完全充電，那么，若Cs=CH(=1000pF)，則經(jīng)過N個(gè)時(shí)鐘周期或333μs×N后，輸入端的變化量方可在運(yùn)算放大器的同向輸入端得到精確度為N的信號(hào)。OUT引腳的建立時(shí)間同樣受內(nèi)部運(yùn)算放大器的影響。由于內(nèi)部運(yùn)算放大器增益帶寬的典型值是200kHz，因此當(dāng)增益小于100時(shí)，建立時(shí)間取決于可調(diào)電容器。另外，最大建立時(shí)間等于增益建立時(shí)間與輸入建立時(shí)間（333μs×N）之和。比如，精確度為10（0.1%），增益為100的最大建立時(shí)間是3.33ms[(333μs×1024)+5ms]。
2．6 輸入電流
無論差分輸入信號(hào)VIN如何變化，CH通過CS由新的輸入電壓充電。這樣每個(gè)輸入采樣周期都將產(chǎn)生一個(gè)輸入充電電源。最終CH和CS電壓將達(dá)到VIN，并且理論上直流輸入的輸入電流為零。
實(shí)際上，即使VIN為直流電壓，也存在附加寄生電容從而影響CS充電。例如CS的焊盤產(chǎn)生的寄生電容由REF和IN-引腳的電壓差充電產(chǎn)生。這樣導(dǎo)致充電電流在每個(gè)輸入采樣周期內(nèi)都呈指數(shù)衰減，其時(shí)間常數(shù)為RSCS。若該電流產(chǎn)生的電壓噪聲在采樣周期前建立，則不會(huì)再現(xiàn)因電源電阻或IN+、IN-之間的電源電阻失配所引起的誤差。當(dāng)RS小于10kΩ時(shí)，輸入電流失配不會(huì)產(chǎn)生直流誤差。
2．7 電源旁路
雙電源工作時(shí)，應(yīng)在每個(gè)電源引腳（V+、V-）連接一個(gè)0.1μF的旁路電容器到模擬地。這個(gè)旁路電容器至電源引腳的走線長(zhǎng)度應(yīng)小于0.2英寸（建議使用X7R和X5R型號(hào)的電容器）。單電源工作時(shí)，應(yīng)將V-引腳與模擬地相連，并旁路V+引腳。
2．8 停止模式
該電路有二種停止模式：硬件停止和軟件停止。當(dāng)SHDN上拉到V+時(shí)，處于硬件停止模式。此時(shí)增益設(shè)置數(shù)字接口（并行或串行）和主運(yùn)算放大器停止工作，因此PGA消耗非常小的電源電流。當(dāng)SHND懸空時(shí)，內(nèi)部電流源將該引腳下拉至V-，數(shù)字接口讀取增益設(shè)置碼。只要增益控制碼不是0000，則電路將處于正常放大模式。若增益控制碼為0000，則電路工作于軟件停止模式，即主運(yùn)算放大器停止工作，PGA消耗少量能量。DFN封裝沒有硬件停止模式。
2．9 REF引腳的電壓設(shè)置
REF引腳流出的電流可能影響該引腳的參考電壓（VREF）。如果VREF由一個(gè)電阻分壓器設(shè)置，則該電壓是VOUT電壓的函數(shù)（見圖5）。為減小VREF的變化，R1和R2之和應(yīng)小于32kΩ(5kΩ或更小)或采用一個(gè)電壓參考來設(shè)置VREF。
圖6
3 LTC6915的典型應(yīng)用
LTC6915可以直接連接橋式傳感器而獲得優(yōu)良的性能，且電路簡(jiǎn)單。典型應(yīng)用電路如圖6所示。
4 結(jié)束語(yǔ)
凌特公司生產(chǎn)的LTC6915型增益可編程儀表放大器LTC6915具有增益可控、零漂移等特點(diǎn)。本文介紹了LTC6915的技術(shù)性能、工作原理及應(yīng)用電路，為用戶在高精度測(cè)量?jī)x中應(yīng)用LTC6915提供借鑒。
下載文檔
