本設(shè)計(jì)實(shí)例使用一個(gè)單刀瞬時(shí)接觸開(kāi)關(guān)，通過(guò)滾動(dòng)三個(gè)輸出態(tài)選擇三個(gè)信號(hào)源中的一個(gè)。圖1中的電路包括常用的CD4000 CMOS邏輯系列器件，以及一只通用NPN晶體管。所有元件的總成本不超過(guò)1美元。在任何一個(gè)時(shí)點(diǎn)上，電路的三個(gè)輸出CH1、CH2或CH3都只有一個(gè)為低，可以用這些輸出控制模擬開(kāi)關(guān)、繼電器或JFET開(kāi)關(guān)的柵極。只要電路加電，選定的輸出就不會(huì)變化，因而該電路很適合于需要非易失性操作的應(yīng)用。在25℃室溫下的平均靜態(tài)電流消耗只有約15mA，這對(duì)電池供電的應(yīng)用也是個(gè)微不足道的值。



  該電路的核心是一個(gè)雙JK觸發(fā)器IC3，它搭成一個(gè)2位脈動(dòng)計(jì)數(shù)器。無(wú)需添加電路，該計(jì)數(shù)器便可以選擇四路信號(hào)源。當(dāng)初始加電后，由R1、C1和IC1B構(gòu)成的復(fù)位電路便將CH1輸出置為邏輯低電平。

　當(dāng)IC3的outputs 、第2腳和第14腳均為邏輯零時(shí)，由IC2A、IC2B、IC2C和IC4A構(gòu)成的反饋鏈路將Q1的基極電位拉至邏輯高電平，從而將IC1B的一個(gè)輸入拉至邏輯低電平。這一動(dòng)作使計(jì)數(shù)器跳離00態(tài)，向前計(jì)數(shù)至01態(tài)。元件R5、C2、IC1A和常開(kāi)瞬時(shí)接觸開(kāi)關(guān)S1共同組成一個(gè)去抖動(dòng)開(kāi)關(guān)，為計(jì)數(shù)器IC3的兩個(gè)部分提供時(shí)鐘脈沖。當(dāng)用戶按S1時(shí)，計(jì)數(shù)器前進(jìn)至10態(tài)，再按一次則前進(jìn)至11態(tài)。第三次按下開(kāi)關(guān)則會(huì)重新開(kāi)始這個(gè)循環(huán)。總之，IC4B將計(jì)數(shù)器的01態(tài)解碼，并將CH1拉低，IC4C將計(jì)數(shù)器的10態(tài)解碼，并將CH2拉低，而IC4D將計(jì)數(shù)器的11態(tài)解碼，將CH3拉低。電路的布局不很關(guān)鍵，但C1應(yīng)該選用低泄漏電容器。未用的邏輯輸入端應(yīng)接至相應(yīng)的地或VCC。