電路功能與優(yōu)勢(shì)

圖1所示的電路是一款16位、250 MSPS、窄帶、高中頻接收機(jī)前端，其中在 ADL5565 差分放大器與AD9467 ADC之間提供最佳接口。

AD9467是一款緩沖輸入16位、200 MSPS或250 MSPS ADC，具有約75.5 dBFS的SNR性能和介于95 dBFS與98 dBFS之間的SFDR性能。由于具有高輸入帶寬、低失真和高輸出線性度，ADL5565差分放大器適合驅(qū)動(dòng)中頻采樣ADC。

本電路筆記介紹了如何設(shè)計(jì)接口電路和抗混疊濾波器才能在保持高性能的同時(shí)確保最低信號(hào)損耗的系統(tǒng)化過程。使用諧振匹配方法來設(shè)計(jì)最平坦的巴特沃茲四階帶通濾波器，中心頻率為200 MHz。

電路描述

使用差分放大器來驅(qū)動(dòng)高速ADC的優(yōu)勢(shì)包括信號(hào)增益、隔離和ADC與源阻抗匹配。ADL5565允許6 dB、12 dB或15.5 dB的引腳綁定增益調(diào)整。或者，通過對(duì)輸入應(yīng)用兩個(gè)外部電阻，可在0 dB至15.5 dB范圍內(nèi)實(shí)現(xiàn)更精細(xì)的增益步進(jìn)。此外，ADL5565具有高輸出線性度、低失真、低噪聲和寬輸入帶寬。3 dB帶寬為6 GHz，0.1 dB平坦度為1 GHz。ADL5565能實(shí)現(xiàn)大于50 dB的輸出三階交調(diào)截點(diǎn)(OIP3)。

為實(shí)現(xiàn)ADL5565和AD9467必須提供的最佳性能水平，必須嚴(yán)格遵循各數(shù)據(jù)手冊(cè)中指定的設(shè)計(jì)原則。部分設(shè)計(jì)準(zhǔn)則包括正確匹配ADL5565的輸入和輸出阻抗以實(shí)現(xiàn)最低信號(hào)損耗和最佳線性度、抗混疊濾波器使用系統(tǒng)性設(shè)計(jì)以改善動(dòng)態(tài)范圍，以及源阻抗應(yīng)匹配ADC輸入等等。

ADL5565輸入阻抗匹配

圖2顯示了建議ADL5565使用的輸入匹配網(wǎng)絡(luò)。ADL5565的輸入阻抗與增益相關(guān)，6 dB增益下的差分輸入阻抗為200 Ω，12 dB增益下為100 Ω，15.5 dB增益下為67 Ω。為使信號(hào)發(fā)生器的50 Ω源阻抗與ADL5565的輸入阻抗匹配，R1和R2必須加以選擇，使兩者之和與ADL5565的輸入阻抗ZI并聯(lián)后等于50 Ω。為維持差分電路內(nèi)的平衡，R1必須等于R2。以下公式可用于計(jì)算必要的匹配電阻。

表1顯示了計(jì)算后的端接電阻和用于ADL5565的不同增益設(shè)置的引腳配置。

圖2所示配置的替代方案是以阻抗轉(zhuǎn)換RF變壓器取代1:1巴倫ETC1-1-13。這樣可以無需使用R1和R2。6 dB增益配置可使用1:4變壓器，12 dB增益配置可使用1:2變壓器。此替代配置的優(yōu)點(diǎn)是元件數(shù)更少，信號(hào)損耗更低。不過應(yīng)注意變壓器的帶寬。與1:1巴倫相比，阻抗轉(zhuǎn)換變壓器的帶寬更窄，插入損耗更高。

圖2顯示了使用巴倫或變壓器驅(qū)動(dòng)ADL5565的單端轉(zhuǎn)差分方法。此配置在某些應(yīng)用中可能不可行或無必要。ADL5565的驅(qū)動(dòng)器接口具有靈活性，例如可以單端(圖示)或使用差分混頻器以差分方式來驅(qū)動(dòng)。有關(guān)不同輸入接口的詳情請(qǐng)參考ADL5565數(shù)據(jù)手冊(cè).pdf。

ADL5565輸出負(fù)載匹配

ADL5565線性度性能已針對(duì)200 Ω輸出負(fù)載進(jìn)行了優(yōu)化。這是常見的輸出阻抗，用于與ADC接口和濾波器設(shè)計(jì)。在200 Ω的優(yōu)化輸出負(fù)載下，ADL5565在200 MHz時(shí)的輸出IP3為46 dBm。

如果200 Ω輸出負(fù)載不適合應(yīng)用，可在ADL5565的輸出負(fù)載與線性度性能之間權(quán)衡。圖3顯示了三階交調(diào)(IMD3)與常用輸出負(fù)載頻率的曲線圖。

圖3. ADL5565 IMD3與用于50 Ω、100 Ω、200 Ω和400 Ω輸出負(fù)載的頻率的關(guān)系，3.3 V電源，增益 = 6 DB

AD9467源阻抗

AD9467在此電路中是ADC的理想之選，因?yàn)樗轻槍?duì)寬帶寬范圍內(nèi)的高性能以及易用性進(jìn)行優(yōu)化的中頻采樣ADC。AD9467具有集成式緩沖器，用以對(duì)驅(qū)動(dòng)器放大器提供固定輸入阻抗。此輸入結(jié)構(gòu)優(yōu)于使用直接耦合至采樣開關(guān)的無緩沖前端的ADC。無緩沖ADC對(duì)驅(qū)動(dòng)放大器提供隨時(shí)間變化的輸入采樣保持阻抗。加入輸入緩沖器可放寬驅(qū)動(dòng)要求，但代價(jià)是功耗略高。AD9467的緩沖式源阻抗被建模為530 Ω電阻的固定阻抗，與3.5 pF電容并聯(lián)。

與ADC接口時(shí)，建議從530 Ω減去真實(shí)輸入阻抗，到達(dá)200 Ω至400 Ω范圍內(nèi)的較低值。通過降低ADC的輸入阻抗，采樣保持結(jié)構(gòu)引起的反沖可更快地穩(wěn)定下來，從而提高線性度性能。不利的一面是輸入功率增加，因?yàn)轵?qū)動(dòng)滿量程ADC需要更高功率。在此電路示例中，AD9467的輸入阻抗降至200 Ω，以匹配ADL5565的輸出阻抗，并平衡線性度與ADC輸入功耗的關(guān)系。AD9467的輸入阻抗通過與ADC差分輸入并聯(lián)放置310 Ω電阻降至200 Ω。

抗混疊濾波器設(shè)計(jì)

ADC前方的抗混疊濾波器有助于減少無用奈奎斯特區(qū)中的信號(hào)成分和噪聲，從而避免造成帶內(nèi)混疊、防止動(dòng)態(tài)性能降低?？够殳B濾波器通常用LC網(wǎng)絡(luò)設(shè)計(jì)而成，為獲得所需阻帶和通帶特性，源阻抗和負(fù)載阻抗必須選擇得當(dāng)。例如，濾波器設(shè)計(jì)可使用Nuhertz Technologies提供的軟件或Agilent Technologies的高級(jí)設(shè)計(jì)系統(tǒng)(ADS)完成。

在圖1所示的電路中，使用ADS程序來設(shè)計(jì)四階最平坦(巴特沃茲)低通濾波器。圖4顯示了源阻抗與負(fù)載阻抗為200 Ω、3 dB截止頻率為300 MHz的低通濾波器設(shè)計(jì)。選擇200 Ω阻抗是因?yàn)樗球?qū)動(dòng)器放大器和ADC的常用源阻抗與負(fù)載阻抗。首批元件是用于放寬驅(qū)動(dòng)器要求的串聯(lián)電感。

在圖1的最終優(yōu)化電路中，濾波器源阻抗約等于21.6 Ω;不過為設(shè)計(jì)濾波器的低通部分，選擇了200 Ω，因?yàn)檎w濾波器最終是諧振帶通濾波器，更為重要的是，放大器和ADC必須接受正確的負(fù)載和源阻抗，以實(shí)現(xiàn)優(yōu)化的線性度性能。其結(jié)果是阻抗不匹配帶來了幅度損耗。

低通濾波器設(shè)計(jì)通過建立諧振進(jìn)行進(jìn)一步調(diào)諧，以在目標(biāo)頻段內(nèi)產(chǎn)生峰化。這樣就得到了高中頻下的窄帶、帶通濾波器。在ADC差分輸入兩端放置電感可使ADC的輸入電容歸零，并建立峰化。圖5顯示了用于決定諧振電感值的計(jì)算。在AD9467的3.5 pF源阻抗情況中，需要181 nH的并聯(lián)電感才能讓電容性電納歸零;結(jié)果僅剩RC并聯(lián)等效電阻中的高阻抗阻性部分。為計(jì)算選擇的諧振頻率為200 MHz。

測(cè)定性能

圖1顯示了最終電路配置。ADL5565的各輸出端以5.6 Ω填充，以提高驅(qū)動(dòng)器放大器的穩(wěn)定性。建議的串聯(lián)電阻一般介于數(shù)歐姆至數(shù)十歐姆間。更大的電阻值可提高穩(wěn)定性;但不利的一面是功率損耗，因?yàn)榇?lián)電阻與ADC輸入端的阻抗一起形成了分壓器，導(dǎo)致信號(hào)衰減。

緊跟ADL5565輸出端串聯(lián)電阻的是1 nF隔直電容。其后是抗混疊濾波器，接著是310 Ω并聯(lián)電阻，用以降低ADC的輸入阻抗。最后，15 Ω電阻與ADC輸入串聯(lián)，將內(nèi)部開關(guān)瞬變與濾波器和放大器隔離開。

圖6和圖7顯示了所得抗混疊濾波器響應(yīng)，1 dB帶寬為41 MHz，3 dB帶寬為89 MHz，以203 MHz中頻為中心。圖8顯示了圖1所示最終接收機(jī)電路的FFT頻譜，其中SNR為72.5 dBFS，SFDR性能接近90 dBc。

濾波器元件可使用ADS作為仿真工具進(jìn)一步調(diào)諧，以將諧振尖峰偏移至所需的中頻。例如，將抗混疊濾波器的并聯(lián)8.2 pF電容更改為10 pF，可將諧振尖峰降低至180 MHz。圖9至圖11顯示了此條件下的濾波器曲線和單頻FFT性能。

常見變化

驅(qū)動(dòng)放大器和高速ADC具有許多組合;不過，為了獲得最佳性能，必須注意ADC驅(qū)動(dòng)放大器的輸入和輸出阻抗及ADC的輸入電抗。各器件均有自己的阻抗特性。圖1所示電路的常見變化是驅(qū)動(dòng)AD9467的 ADL5562(3.3 GHz帶寬)，采用適合寬帶接收機(jī)應(yīng)用的低通、抗混疊濾波器設(shè)計(jì)，如 電路筆記 CN-0227所述。

同樣，電路筆記 CN-0110 介紹如何使用ADL5562差分驅(qū)動(dòng)器放大器來驅(qū)動(dòng)高中頻交流耦合應(yīng)用中的寬帶寬ADC，例如AD9445 。作為需要可變?cè)鲆娴奶娲骷?，可用AD8375 可變?cè)鲆娣糯笃魅〈鶤DL5565。AD8375是一款數(shù)字控制、可變?cè)鲆?、寬帶寬放大器，可以在較寬的24 dB增益范圍內(nèi)提供精密增益控制，分辨率為1 dB。AD8376是AD8375的雙通道版本。 電路筆記 CN-0002 介紹如何使用 AD8376 VGA來驅(qū)動(dòng)高中頻交流耦合應(yīng)用中的寬帶寬ADC。

電路評(píng)估與測(cè)試

圖1所示電路使用AD9467評(píng)估板 (AD9467-250EBZ)來實(shí)現(xiàn)。AD9467評(píng)估板的底側(cè)包括ADL5562和用于四階濾波器的原型區(qū)域。ADL5562被ADL5565取代，因?yàn)檫@兩款A(yù)DC驅(qū)動(dòng)器引腳兼容。關(guān)于AD9467-250EBZ板的原理圖、BOM和布局布線，請(qǐng)參閱用戶指南 UG-200 。表2顯示了為復(fù)制圖1所示電路而需對(duì)AD9467評(píng)估板做出的修改。

本電路使用修改的AD9467-250EBZ電路板和基于HSC-ADC-EVALCZ FPGA的數(shù)據(jù)采集板來運(yùn)行測(cè)試。這兩片板具有對(duì)接高速連接器，可以快速完成設(shè)置并評(píng)估電路性能。修改的AD9467-250EBZ板包括本筆記所述的評(píng)估電路，HSC-ADC-EVALCZ 數(shù)據(jù)采集板與VisualAnalog評(píng)估軟件一起使用，此外還使用SPI控制器軟件來適當(dāng)控制ADC并采集數(shù)據(jù)。

應(yīng)用筆記AN-835 詳細(xì)說明了如何設(shè)置硬件和軟件，以運(yùn)行本電路筆記所述的測(cè)試。

CIRCUITS FROM THE LAB實(shí)驗(yàn)室電路

經(jīng)過構(gòu)建和測(cè)試可以確保功能和性能的電路設(shè)計(jì)。

借助ADI公司眾多應(yīng)用專業(yè)技術(shù)，解決了多種常見的模擬、RF/IF和混合信號(hào)設(shè)計(jì)挑戰(zhàn)。

配有完備的文檔，易于學(xué)習(xí)、理解和集成。

更多資訊請(qǐng)關(guān)注：21ic模擬頻道