摘要：集成運算放大器是電子系統(tǒng)中最重要的模擬器件。它的應用主要分為線性應用和非線性應用。在非線性應用中，運算放大器構成的單門限電壓比較器、遲滯比較器是構成矩形波、三角波和鋸齒波等信號產生電路的核心模塊。在此主要討論利用Protues平臺對集成運放的非線性應用設計及仿真。
關鍵詞：Protues；集成運放；非線性應用；仿真

    集成運算放大器(簡稱運放，integrated operational amplitier，OPA)是一種高增益多級直接耦合放大器，其內部結構如圖1所示。

    集成運放的應用可以分為線性應用和非線性應用。在線性應用范疇，主要用于各種放大器和運算電路；在非線性應用范疇，主要用于構成比較器及其應用電路，如矩形波產生電路等。下面，對集成運放在非線性應用領域的應用進行討論和仿真。

1 集成運放的非線性應用
1．1 單門限電壓比較器
    單門限電壓比較器的電路如圖2所示。這是一個同相比較器，即當Vi大于Vref時，輸出電壓約等于+Vcc；當輸入電壓小于Vref時，輸出電壓約等于-Vcc。

1．2 用單門限電壓比較器構成的窗比較器
    圖3是一個用單門限電壓比較器構成的窗比較器。它是由一個同相比較器和一個反相比較器組合而成。該電路的功能是，可以判斷輸入電壓的值Vi是否介于下參考電壓VRL與上參考電壓VRH之間(所謂的窗)。如果VRL<Vi<VRH，窗比較器的輸出電壓值為0，如果輸入電壓Vi<VRL或Vi>VRH，則輸出電壓Vo將等于運放的飽和輸出電壓+VSAT(+VSAT比+Vcc小1．4V左右)?？梢杂冒l(fā)光二極管判別窗比較器的輸出電平。窗比較器廣泛用于信號的電平監(jiān)測與報警。

1．3 遲滯比較器
    反相輸入遲滯比較器原理圖如圖4所示。

   
   
    由于遲滯比較器的運放處于正反饋狀態(tài)，因此一般情況下，輸出電壓Vo與輸入電壓Vi不成線性關系。只有在輸出電壓Vo發(fā)生跳變瞬間，集成運放兩個輸入端之間的電壓才近似認為等于0，即VID=0或Vp=Vn=Vi是輸出電壓Vo轉換的臨界條件，當Vi>Vp，輸出電壓為低電平VOL；反之，為高電平VOH。
1．4 利用遲滯電壓比較器構成方波發(fā)生器
    方波發(fā)生器的電路如圖5所示。

    該電路產生的方波信號頻率為：
   
    式中，R為R3與RV1之和。通過調節(jié)RV1可以改變信號頻率。
    仿真波形中方波為電路的輸出波形，下面的波形是電容器充放電波形。

1．5 利用遲滯比較器和積分電路構成三角波方波發(fā)生器
    把遲滯比較器和積分電路首尾相接形成正反饋閉環(huán)系統(tǒng)，如圖7所示。

    遲滯比較器U1輸出的方波經積分電路U2積分即可得到三角波，三角波又觸發(fā)比較器自動翻轉形成方波，這樣即可構成三角波-方波發(fā)生器。
   
    調節(jié)RV2可以改變方波和三角波的頻率，也可以改變C1粗調頻率。
    綜上所述，集成運放的非線性應用與線性應用一樣，在模擬電路中都具有十分重要的地位。正確掌握集成運放的非線性應用對電子設計人員是非常必要的。