1 主要特點

MB15A02是日本富士通公司開發(fā)的集成PLL頻率合成器。它采用變模分頻技術，是一個單片串行輸入PLL頻率合成器，MB15A02具有如下特點：

·工作頻率很高：fINMAX（fVCO）=1.1GHz(PIN MIN為-10dBm時)；

·功耗低，工作時只需提供5V電壓和7mA電流；

·工作溫度范圍寬：-40℃～85℃；

·具有兩類相位檢波器輸出；

·采用變模分頻技術，可在保證頻率分辨率的條件下，提高合成器的工作頻率，且不影響頻率的轉換時間；

·內(nèi)含一個1.1GHz的雙模前置分頻器（選擇64/65分頻比或128/129分頻比）；

·內(nèi)含串行輸入18位可編程分頻器和串行輸入15位可編程參考分頻器。

2 引腳功能

3 工作原理

MB15A02的內(nèi)部結構如圖2所示。圖中，當二進制串行數(shù)據(jù)輸入到Data引腳后，數(shù)據(jù)將在時鐘的上升沿串行輸入到內(nèi)部移位寄存器中，當LE為高電平或開路時，電路將根據(jù)控制位把存儲的數(shù)據(jù)傳入鎖存器。此時若其控制位為1，數(shù)據(jù)將傳入15位鎖存器；如果控制位為0且LE為1，數(shù)據(jù)則傳入18位鎖存器。圖2中的可編程參考分頻器包含有14位可編程參考分頻器、15位鎖存器和16位移位寄存器。

    串行16位數(shù)據(jù)的具體格式如圖3所示。其中，S1～S14用于設定可編程參考計數(shù)器的分頻比，范圍為6～16383。而設置前置分頻器分頻比時，如SW為1，分頻比為64/65，而如SW為0，則分頻比為128/129，圖3中的C位為控制位（設置為高電平）。MB15A02中的可編程分頻器包括19位移位寄存器、18位鎖存器、7位收計數(shù)器和11位可編程計數(shù)器。圖4所示是其串行19位數(shù)據(jù)格式，其中S8～S18為可編程計數(shù)器分頻比設置位，范圍為16～2047，該分頻比不能低于16。S1～S7為吸收計數(shù)器分頻比的設置位，范圍為0～127。C為控制位，通常設置為低電平。

4 雙模分頻技術的原理

M/M+1分頻器在頻率合成器中很常用，它有兩種工作模式，即M次分頻模式和M+1次分頻模式，具體模式可由控制端決定。當控制端為0時，預置數(shù)為輸入數(shù)據(jù)的補碼，即為M分頻；當控制端為1時，預置數(shù)為輸入數(shù)據(jù)的反碼，即為M+1分頻。圖5所示是雙模分頻鎖相頻率合成器的工作原理。圖中，外部壓控振蕩器（VCO）的輸出頻率為fVCO，晶振的輸出頻率為fOSC；14位可編程參考計數(shù)器的分頻比R為6～16383；11位可編程計數(shù)器的分頻比N為16～2047，7位吸收計數(shù)器的分頻比A為0～127，A應小于N；相位比較器的兩路輸入信號分別為fr和fp，雙模前置分頻器分頻比P為64/65或128/129。雙模分頻器的輸出可同時驅動兩個可編程分頻器，分別預置為N、A，并進行減法計數(shù)。在÷N計數(shù)器未計數(shù)到0時，模式控制為高電平，雙模分頻器的輸出頻率為fVCO/(p+I)。當輸入A×（p+1）周期后，÷A分頻器計數(shù)到0，此時模式控制電平將變?yōu)榈碗娖?，同時÷N分頻器還存在N-A，因此，必須N>A。這樣，受模式控制低電平控制，雙模分頻器的輸出頻率為fvco/p。再經(jīng)過（N-A）×p個周期，÷N計數(shù)器也計數(shù)到0，此時兩計數(shù)器重賦預置值N、A，同時PD輸出比相脈沖，并將模式控制信號恢復到高電平。在一個完整的周期中，輸入的周期數(shù)（即總分頻比）為：

NT=A×（P+1）+（N-A）×P=P×N+A

所以:fp=fvco/[(P×N)+A]

fr=fosc/R

當相位鎖定時：

fr=fp,即fvco=[(P×N)+A]fosc/R。

    FC引腳用于改變相位比較器的相位特性。根據(jù)FC腳的輸入電平，可將內(nèi)部積分器的輸出電平（Do端）特性和相位比較器的輸出電平（φR、φP）求反。此外，F(xiàn)C還控制著相位比較器監(jiān)測端（fout）的輸出電平。

5 應用電路

MB15A02的典型應用電路如圖6所示。該電路是一個由微機控制的UFH移動無線電話信道的頻率合成器，其工作頻率為450MHz，fr=25kHz。由圖可見，MB15A02的外圍電路非常簡單。電路中可設置環(huán)路總分頻比為NT=NP+A=17733～17758，其中P=64，N=277，A=5～30。由于fvco/NT=fp=fr=fosc/R，所以，輸出頻率（VCO輸出）應為:fvco=fr×NT=443.325～443.950MHz，步進25kHz。

    在圖6中，R值可根據(jù)選定的參考晶振頻率來確定。C1、C2值取決于晶振頻率。應當說明的是：MB15A02的LE、FC端內(nèi)部有上拉電阻器。當采用外部積分器時，Vp端連接到Vcc端。當LD為高電平時，電路為鎖定狀態(tài)，此時鎖定檢測端（LOCKDET）輸出低電平。特別要注意的是，由于該電路要工作在UFH頻段，因此，LPF電路設計中的0Ω電阻不能忽略。