引 言
    使用IEEEl394接口總線實現(xiàn)高速信號傳輸，雖然能夠滿足較高的數(shù)據(jù)傳輸率(196.608 Mb/s)，但是這種方案存在一定的缺陷，如設計復雜、成本高、通用化水平低、不能直接與PC機進行數(shù)據(jù)通信等。當采用RS-232(最高達到20 Kb/s)或RS-485(O.11～14.4 kb/s)串行總線時，雖然連接方便，成本低廉，可是帶寬有限，傳輸速度過慢，不能組成高效的實時信號處理網(wǎng)絡。本文給出了一種使用USB總線構成的電網(wǎng)諧波分析系統(tǒng)的設計方案。設計中，采用電流互感器提取交流網(wǎng)絡中的電流信號，AD7492把采樣信號變換成離散的數(shù)字量，使用高速的FPGA做快速傅里葉運算(FFT)得到基波和頻率為基波頻率整數(shù)倍的多次諧波幅值和相位。PDIUSBl2 USB接口芯片與廉價單片機89C51組成USB通信接口設備，連接PC上位機形成多線路實時諧波分析系統(tǒng)。

1 系統(tǒng)總體設計
    系統(tǒng)總體結構如圖1所示。

    該系統(tǒng)從結構上分為電流互感采樣單元、A/D采樣單元、FFT運算處理單元、控制單元和USB網(wǎng)絡接口單元。電流采樣單元負責將輸入的電力網(wǎng)絡電流信號線性變換為10 mA的電流信號，并對信號進行電壓轉換；A/D采樣單元對從電流互感器輸出的模擬信號每周波采樣256點，變換成12位的數(shù)字量；FFT運算處理單元負責處理A/D采樣單元輸出的數(shù)字量，進行256點FFT變換運算；網(wǎng)絡接口單元負責提供USB網(wǎng)絡通信的硬件電路；Nios控制單元負責系統(tǒng)各單元的控制，如控制A/D采樣單元的采樣頻率和采樣的啟動及停止、FFT運算處理單元的控制和數(shù)據(jù)傳輸、USB總線的通信控制等。

2 系統(tǒng)的具體實現(xiàn)
    電流互感采樣單元是該系統(tǒng)的關系環(huán)節(jié)之一，其性能直接決定整個系統(tǒng)能達到的精度等級。電流互感器變化的誤差試驗應由制造廠在出廠試驗時完成或在試驗室進行。電流互感器變比現(xiàn)場試驗屬于檢查性質(zhì)，不考慮上述影響電流互感器變比誤差的原因，而重點檢查匝數(shù)比。根據(jù)電工原理，匝數(shù)比等于電壓比或電流比的倒數(shù)。因此測量電壓比和測量電流比都可以計算出匝數(shù)比，如圖2所示。

    A/D采樣單元采用了Analog Devices公司的AD7492單通道高速12位并行輸出采樣芯片。該芯片使用逐次逼進式A/D轉換，可以在2.7～5.25 V的電壓下工作，其數(shù)據(jù)通過率高達1 Msps。它內(nèi)含一個低噪聲、寬頻帶的跟蹤/保持放大器，可以處理高達10 MHz的寬頻信號。所以該采樣芯片能較好滿足本系統(tǒng)的精度要求，如圖3所示。

    FFT運算處理單元基于一塊Altera公司的Stratix系列芯片的EPls25。該芯片內(nèi)嵌乘加結構的DSP塊(包括硬件乘法器/硬件累加器和流水線結構)，可以完成較為耗費資源的乘法器單元。同時，該器件也包含有大量存儲單元，內(nèi)嵌三級存儲單元，并自帶奇偶校驗從而可保證旋轉因子的精度。FFT運算處理單元采用多層并行流水線技術，工作在40 MHz的頻率下，可以在1 ms內(nèi)完成8路工頻輸入信號的256點FFT運算處理。Stratix系列芯片的軟件開發(fā)平臺為Altera公司的QuartusII，具有強大的硬件仿真和邏輯分析功能，它可以很容易將VHDL程序燒寫到FPGA中。在編程時，也可采用MegaWizard的方法指定用DSP模塊產(chǎn)生乘法器，用這種乘法器來做蝶形運算，用多個蝶形來構成FFT運算級。本設計中FFT處理單元原理如圖4所示。

    在設計FFT定點浮點運算取舍時，針對本系統(tǒng)采樣源的特點，高頻域的單頻干擾問題不明顯，不需要超高精度的苛刻指標。使用定點數(shù)時，系統(tǒng)結構相對簡單、運算速度快，故本系統(tǒng)采用此方案。FFT處理核采用先進的多層并行流水線技術，可以在1 ms內(nèi)完成8路256點的FFT運算。
    Nios控制單元實際包含兩大部分，即采樣控制邏輯部分和FFT運算控制部分。采樣邏輯部分負責AD7492的讀數(shù)據(jù)邏輯控制。FFT運算控制部分包括FFT控制邏輯、采樣數(shù)據(jù)緩存、FFT處理核與讀取結果存儲FIFO控制。從AD7492輸出的12位采樣數(shù)據(jù)，首先暫存于采樣數(shù)據(jù)緩存中，然后FFT處理核從該緩存中讀取數(shù)據(jù)進行處理，處理完畢的數(shù)據(jù)發(fā)送到隊列寄存器FIFO中。FFT
控制邏輯單元向Nios處理器申請中斷，Nios處理器響應中斷，并向FFT控制邏輯單元發(fā)送讀信號。然后，將FIFO中的處理結果傳輸?shù)絅ios處理器中，經(jīng)過存儲后，通過USB網(wǎng)絡接口單元轉移到USB總線，最終傳輸至PC上位機實現(xiàn)諧波分析。
    USB網(wǎng)絡接口單元是由AT89S51單片機芯片和
PDIUSBI2 USB接口芯片構成，如圖5所示。PDIUSBl2芯片提供了標準USBl.1規(guī)范，該規(guī)范可以支持1.5 Mb/s(低速)和12 Mb/s(全速)兩種速率事務。USB2.0版本可以支持480 Mb/s超高速事務。基于本設計特點，使用USBl.1版本中的全速事務就能符合傳輸速度要求。PDIUSBI12是一款性價比很高的USB器件，它通常用作微控制器系統(tǒng)中實現(xiàn)與微控制器進行通信的高速通用并行接口，它還支持本地的DMA傳輸。這種實現(xiàn)USB接口的標準組件，可以在各種不同類型微控制器中選擇出最合適的微控制器。這種靈活簡捷的方法，可把開發(fā)的時間、風險以及費用降到最低(通過使用已有的結構和減少固件上的投資)。USB設計分為硬件部分和軟件部分，硬件包括電路的設計和固件程序(FireWare)的編寫，軟件部分包括：USB設備驅(qū)動程序以及客戶應用軟件的編寫。
    固件程序。USB固件程序的編寫與硬件相關，屬于核心模式。固件程序的編寫可采用模塊化的方案， 如Main模塊、Inter模塊、Dtable模塊、Vector模塊、Timer模塊和Declare模塊等。通過分塊調(diào)試再進行連接，以．hex文件的格式寫入AT89C51單片機芯片內(nèi)。

    USB設備驅(qū)動程序。Windows要求針對特殊設備必 須編制相關驅(qū)動程序，微軟的WindowsDDK在這方面提 供了較為詳細的說明。目前，有許多第三方軟件廠商提供 了各種生成工具，如Compuware的DriverWorks，Blue Waters的Driver wizard等，它們能夠很容易地在幾分鐘 之內(nèi)生成高質(zhì)量的USB驅(qū)動程序。這比起VXD和WDM在硬件方面層次更為清楚和直觀。
    客戶應用軟件。在本系統(tǒng)中，客戶應用軟件即為諧波 分析儀顯示平臺的設計，用以顯示各種諧波分析的數(shù)據(jù)和 各種波形。
結 語
    按照本系統(tǒng)所制造的產(chǎn)品性價比高，而且結構緊湊， 抗干擾性強。在實際應用中，用戶可按實際速度要求編寫FFT算法，并可通過局域網(wǎng)或Internet接口方便地將網(wǎng)絡 接入變電站管理系統(tǒng)中，從而有效地對多點線路諧波做到實時監(jiān)測。