智原發(fā)表PowerSlash(TM)IP于聯(lián)電55ULP 支持物聯(lián)網(wǎng)應(yīng)用開發(fā)

時(shí)間：2016-10-13 10:40:14

關(guān)鍵字： ip 智原物聯(lián)網(wǎng) powerslash 聯(lián)電55ulp

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]智原科技(Faraday Technology Corporation)為專用芯片(ASIC)設(shè)計(jì)服務(wù)暨知識(shí)產(chǎn)權(quán)(IP)研發(fā)銷售領(lǐng)導(dǎo)廠商，總公司位于臺(tái)灣新竹科學(xué)園區(qū)，并于美國(guó)、日本、歐洲與中國(guó)大陸設(shè)有研發(fā)、營(yíng)銷據(jù)點(diǎn)。智原科技主要提供知識(shí)產(chǎn)權(quán)及專用芯片設(shè)計(jì)方案等服務(wù)項(xiàng)目。重要的 IP 產(chǎn)品包括：I/O、Cell Library、Memory Compiler、ARM-compliant CPUs、DDR 2/3/4、低功耗 DDR 1/2/3、MIPI、V-by-One、MPEG4、H.264、USB 3.X、10/100/1000 Ethernet、Serial ATA、PCI Express，以及可編程 SerDes 等數(shù)百個(gè)外圍數(shù)字及混合訊號(hào) IP。

臺(tái)灣新竹2016年10月12日電 /美通社/ -- 聯(lián)華電子(UMC，TWSE: 2303)與ASIC設(shè)計(jì)服務(wù)暨IP研發(fā)銷售廠商智原科技(Faraday Technology Corporation，TWSE：3035)今日共同發(fā)表智原科技于聯(lián)電55奈米超低功耗工藝(55ULP)的 PowerSlash™ 基礎(chǔ)IP方案。智原 PowerSlash™ 與聯(lián)電工藝技術(shù)相互結(jié)合設(shè)計(jì)，為超低功耗的無線應(yīng)用需求技術(shù)進(jìn)行優(yōu)化，滿足無線物聯(lián)網(wǎng)產(chǎn)品的電池長(zhǎng)期壽命需求。

聯(lián)華電子與ASIC設(shè)計(jì)服務(wù)暨IP研發(fā)銷售廠商智原科技(Faraday Technology Corporation)今日共同發(fā)表智原科技于聯(lián)電55奈米超低功耗工藝(55ULP)的 PowerSlash™ 基礎(chǔ)IP方案。智原科技營(yíng)銷暨投資副總于德洵表示：“物聯(lián)網(wǎng)應(yīng)用建構(gòu)過程中，效能往往受制于低功耗技術(shù)。而今透過聯(lián)電55奈米超低功耗技術(shù)以及智原 PowerSlash™ IP 的加速模式(Turbo Mode)功能，為物聯(lián)網(wǎng)應(yīng)用環(huán)境帶來至關(guān)重要的解決方案，除了省電更提供絕佳的效能。再次，聯(lián)電和智原共同締造了成功的芯片服務(wù)技術(shù)。”

智原 PowerSlash™ IP 包含多重臨界電壓組件庫、內(nèi)存編譯器和電源管理組件，能夠充分利用聯(lián)電 55ULP 的優(yōu)勢(shì)在0.81V至1.32V廣域電壓下運(yùn)作。此外，新的加速模式功能可以有效調(diào)升性能曲線，幫助 MCU 核心達(dá)到2倍效能，在相同額定頻率下減少約40%的動(dòng)態(tài)功耗。

聯(lián)電硅智財(cái)研發(fā)暨設(shè)計(jì)支持處的莫亞楠資深處長(zhǎng)也表示：“物聯(lián)網(wǎng)芯片設(shè)計(jì)師對(duì)于有效的節(jié)能解決方案有高度的需求。聯(lián)電擁有晶圓代工業(yè)界中最健全的物聯(lián)網(wǎng)專屬55奈米技術(shù)平臺(tái)，結(jié)合完整的硅智財(cái)方案，可以支持物聯(lián)網(wǎng)產(chǎn)品的不間斷低功耗要求。藉由智原在我們的 55ULP 平臺(tái)上發(fā)表的 PowerSlash™ IP，能夠讓客戶使用完善的工藝平臺(tái)，協(xié)助提供物聯(lián)網(wǎng)產(chǎn)品的獨(dú)特需求。”

PowerSlash™ IP 結(jié)合智原的低功耗設(shè)計(jì)系統(tǒng)、系統(tǒng)芯片超低功耗控制組件與 FIE3200 FPGA 平臺(tái)，可以使用在低功耗集成電路的前端設(shè)計(jì)或后端開發(fā)階段。聯(lián)電的 55ULP 技術(shù)能夠支持較低的操作電壓及 sub-pA 裝置漏電，為含有鈕扣電池的產(chǎn)品提供理想的的晶圓工藝。智原與聯(lián)電合力的超低功耗解決方案，為超低功耗集成電路設(shè)計(jì)平臺(tái)帶來新的基準(zhǔn)。