摘要：為設(shè)計(jì)一款便攜式頻率特性測試儀，該系統(tǒng)以大規(guī)模可縭程邏輯器件為實(shí)現(xiàn)載體，采用了基于FPGA體系結(jié)構(gòu)的集成化設(shè)計(jì)方案，以VHDL為設(shè)計(jì)語言，設(shè)計(jì)了包含掃頻信號源、測幅、測相及顯示等電路，系統(tǒng)經(jīng)峰值檢測和相位檢測分別完成了被測網(wǎng)絡(luò)的幅頻和相頻特性測量及曲線顯示，經(jīng)調(diào)試功能上能滿足大部分系統(tǒng)要求，對RC串并聯(lián)電路進(jìn)行測量誤差為0．4％；該系統(tǒng)具有探作簡單、成本低廉、性能穩(wěn)定等特點(diǎn)，具有較強(qiáng)的實(shí)用價(jià)值與發(fā)展前景。
關(guān)鍵詞：頻率特性；現(xiàn)場可編程門陣列；直接數(shù)字頻率合成DDS；正弦信號

    在電子測量中，經(jīng)常需要對電路網(wǎng)絡(luò)的阻抗特性和傳輸特性進(jìn)行測量，其中傳輸特性包括增益和衰減特性、幅頻特性、相頻特性等。用來測量這些特性的儀器稱為頻率特性測試儀，簡稱掃頻儀。目前市場上頻率特性測試儀有模擬式和數(shù)字式兩種，它們都存在體積大、價(jià)格貴、操作復(fù)雜的缺點(diǎn)，在實(shí)際應(yīng)用中用戶很難接受。本文采用了現(xiàn)場可編程門陣列(FPGA)及外圍測量電路設(shè)計(jì)了一種簡易便攜式的頻率特性測試儀，其性能上能滿足大部分系統(tǒng)要求的頻率響應(yīng)特性的測量，具有較高的實(shí)用價(jià)值。

1 系統(tǒng)總體設(shè)計(jì)
    本系統(tǒng)以FPGA以核心，由掃頻信號源、測幅電路、測相電路、有效值檢測、整形電路、LCD觸摸屏等模塊構(gòu)成。系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示。系統(tǒng)工作時，由掃頻信號源輸出頻率可步進(jìn)的正弦信號作為被測網(wǎng)絡(luò)的輸入信號，信號經(jīng)過被測網(wǎng)絡(luò)一路送到有效值檢測電路中進(jìn)行幅值檢測，該幅度值與與掃頻信號源輸出信號的幅值進(jìn)行比較，得到該點(diǎn)的幅頻響應(yīng)；另一路信號送到整形電路限幅整形后送至FPGA內(nèi)部的測相電路進(jìn)行相位差的測量，將相位差與信號的整個周期進(jìn)行比較，就可以得到該點(diǎn)的相頻響應(yīng)。

2 系統(tǒng)主要模塊設(shè)計(jì)
2．1 掃頻信號源的設(shè)計(jì)
    直接數(shù)字式頻率合成DDS具有相對帶寬高，頻率轉(zhuǎn)換時間短，頻率分辨率高，及輸出相位連續(xù)，頻率、相位和幅度均可實(shí)現(xiàn)程控的優(yōu)點(diǎn)，掃頻信號源選擇采用DDS信號源。實(shí)現(xiàn)過程如圖2所示，將待產(chǎn)生的正弦波數(shù)據(jù)存入波形存儲器中，在時鐘信號fclk的控制下，通過由頻率控制字M控制的相位累加器輸出相位碼，將存儲于波形存儲器中的波形量化采樣數(shù)據(jù)值讀出，經(jīng)D／A轉(zhuǎn)換成模擬信號，再經(jīng)低通濾波器濾去除D／A轉(zhuǎn)換帶來的小臺階和數(shù)字電路產(chǎn)生毛刺，獲得高精度、高純度的正弦信號。

    輸出信號的頻率可由公式：fout=(fc／k)／2N×M計(jì)算得到，通過改變分頻比k及相位累加器步長M可以改變出信號的頻率。本設(shè)計(jì)中取fc=32．768 MHz，分頻比k=5，相位累加位數(shù)N=16．則頻率步進(jìn)最小值為：
   
    考慮到DDS的輸出存在雜散噪聲，信號源最大輸出頻率選定為1 MHz。
    數(shù)模轉(zhuǎn)換采用TI公司的8位D／A芯片，其轉(zhuǎn)換周期為100 ns；LPF低通濾波器采用凌特公司的1 MHz／500 kHz五階連續(xù)時間低噪聲低通橢圓濾器LTC1560-1，電路連接使其工作在截止頻率為1 MHz。電路如圖3所示。

2．2 幅頻特性測量模塊
    該模塊首先對被測網(wǎng)絡(luò)的輸出信號進(jìn)行峰值檢測，檢測出來的峰值經(jīng)A／D轉(zhuǎn)換器量化成數(shù)字信號，送入到FPGA內(nèi)部的測幅電路中完成處理運(yùn)算得到網(wǎng)絡(luò)的幅頻特性。峰值檢測選用LF398構(gòu)成采樣-保持電路，對輸入和輸出信號進(jìn)行采樣，篩選出峰值并予以保持。A／D轉(zhuǎn)換選用TI公司生產(chǎn)的8位閃速結(jié)構(gòu)數(shù)模轉(zhuǎn)換器TLC5510，它采用CMOS工藝制造，可提供最小20 MS／s的采樣率。峰值檢測及A／D轉(zhuǎn)換電圖如圖4所示。

3 相頻特性測量模塊
    該模塊采用相位一時間轉(zhuǎn)化法。掃頻信號經(jīng)過被測網(wǎng)絡(luò)只是相位和幅度發(fā)生了變化，而頻率保持不變。將被測網(wǎng)絡(luò)的輸入輸出信號分別通過LM393整形電路變成方波信號，電圖如圖5所示，將得到的兩路方波信號同時送入FPGA測相電路中進(jìn)行異或運(yùn)算，運(yùn)算后產(chǎn)生脈寬為Tx，周期為T的方波，測相電路只要測出Tx／T，相位差的大小也就確定了。

    相位的超前與滯后的判斷則通過D觸發(fā)器來完成，將整形后的被測網(wǎng)絡(luò)的輸入信號V1’加到D觸發(fā)器的D端，將整形后被測網(wǎng)絡(luò)的輸出信號V2’作為觸發(fā)器的CP信號，若V2’超前V1’，則對應(yīng)V2’上升沿處，V1’為0，則D觸發(fā)器輸出為0。反之，V2’滯后V1’，則D觸發(fā)器輸出為1。波形如圖6所示。

4 LCD觸摸屏模塊
    本系統(tǒng)選用320x240圖形點(diǎn)陣液晶顯示模塊，顯示測量得到的電路網(wǎng)絡(luò)頻率特性曲線、漢字、字母、數(shù)字、圖形等；在液晶顯示模塊的基礎(chǔ)上再增加觸摸面板。
    使用戶更方便地在屏幕上對各參量進(jìn)行控制，將輸入界面和輸出界面一體化，使人機(jī)界面更加優(yōu)秀。由于液晶顯示控制時序比較復(fù)雜，本系統(tǒng)采用FPGA將處理后的數(shù)據(jù)經(jīng)過緩存后送入單片機(jī)中進(jìn)行顯示控制?？刂七^程中在界面底層通過程序繪制頻率特性直角坐標(biāo)系，在上方圖層繪制一道可以左右移動的屏標(biāo)。通過按鈕(設(shè)置為低電平觸發(fā)中斷)控制其移動。將要顯示的參數(shù)分布顯示在屏幕上。

5 系統(tǒng)軟件設(shè)計(jì)
    系統(tǒng)軟件設(shè)計(jì)主要由C語言和VHDL語言編寫完成，前者主要完成顯示控制，后者設(shè)計(jì)包括監(jiān)控模塊、測試功能管理模塊、DDS控制模塊、掃頻測試模塊、數(shù)據(jù)處理模塊等。系統(tǒng)軟件主流程如圖7所示。

6 測試結(jié)果
    為了驗(yàn)證該頻率特性測試儀的性能，對圖8中RC串并聯(lián)電路進(jìn)行了測試，顯示的頻率特性曲線如圖9所示。理論計(jì)算可得：電路中心頻率
   

7 結(jié)語
    本系統(tǒng)在完成軟硬件設(shè)計(jì)調(diào)試以后，對RC串并聯(lián)網(wǎng)絡(luò)進(jìn)行了幅頻特性測試。在測試中，系統(tǒng)工作穩(wěn)定，較好地顯示了測試電路的幅頻、相頻特性曲線，測量精度高，實(shí)時性強(qiáng)；本系統(tǒng)已成功運(yùn)用FPGA設(shè)計(jì)了一種結(jié)構(gòu)簡單、成本低廉的頻率特性測試儀，為以后設(shè)計(jì)便攜式頻率特性測試儀提供了參考和依據(jù)。