圖6.16中，相鄰的端接電路會在電路走線之間交叉耦合信號能量。這種交叉耦合比通常發(fā)生在相鄰傳輸線之間的串擾更嚴重。

本文將提供接交叉耦合的實際測量結果，同時給出了一些預測端接電路串擾的提示。

端接中的串擾同時來自互感耦合和互容耦合。感性耦合通常比較大，總耦合是感性部分和容性部分的總和，這兩部分都與輸入信號的導數(shù)成正比。我們的目的是找到一個總耦合系數(shù)，而不關心安到底是磁場還是電場的耦合。

其中：噪聲電壓=耦合到走線2的峰值串擾
      K=交叉耦合系數(shù)
      R=阻抗，Ω
      △V=驅動信號階躍幅度，V
      T10~90%=驅動信號上升時間，S

1、相鄰實芯電阻的串擾

端接電阻相鄰插裝的感性耦合通常依照上式的規(guī)則。我們可以用這個近似式來方便地估算串擾系數(shù)：

其中，Y=兩個插孔之間電阻的長度，IN
      H=到地平面的中心線的高度，IN
      W=電阻中心線之間的間距，IN
      K=串擾耦合系數(shù)

圖6.17繪出K的測量值和計算值，測量值是從一個實際例子中測量出的真實串擾，然后采用式（）推算出K值，計算值是從上式得出的，采用與實際例子中相同的長度和高度，但間距不同。

如果電阻的布局是交錯的，如圖6.18所示，就要用交疊長度來代替上式中的Y。

2、相鄰表面貼裝電阻的串擾

表面貼裝電阻本身距離電路板比較近，與實芯電阻相比，可以大大降低串擾系數(shù)。為了取得最好的效果，使地平面層接近電路板外層表面，直接把地層埋在表面貼裝元件下面，這樣可以減小上式中的參數(shù)H、降低串擾。

3、單列直插（SIP）端接電阻的串據(jù)

這些器件的效果可能好，也可能不好，這要取決于其內部的走線。圖6.19顯示出了單接地引腳端接電阻的共同電流路徑，這個共同電流路徑會在該封裝的電阻間引入大量的耦合電感。

表6.2列出了0.1IN間距SIP封裝電阻排的典型耦合系數(shù)。封裝SIP-A包含7個電阻，采用8引腳的封裝，一端有公共的地線引腳。在封裝SIP-A中，電阻7距離地線引腳最遠，封裝SIP-B包含4個電阻，采用8引腳的封裝，每個電阻都有獨立的地，所有的電阻都是50歐，獨立SIP-B封裝比公共地網(wǎng)絡的性能幾乎好100倍。

采用式可以把這些耦合系數(shù)轉換成耦合噪聲電平。