從消費類產品到通信產品，微處理器都有著非常廣泛的應用。目前流行的8位微處理器不僅能夠完成高運算量的任務，而且成本很低，因此取得了巨大成功。微處理器非常擅長于有序處理和各種非實時的任務，典型的工作速度在20MHz左右，但有些微處理器內核需要將該時鐘頻率內部分頻，每條指令用多個時鐘周期。例如，CISC微處理器在執(zhí)行一條乘法指令時最多要用到25條簡化的指令。

當今市場上已經有非常多的RISC微控制器，它們不僅能夠實現單個時鐘指令周期，而且功率非常低。例如Atmel的AVR 微控制器在1MHz時鐘條件下能夠獲得1MIP的性能。由于有著如此強大的性能，幾乎沒有什么任務是微控制器不能完成的。這些微控制器的尺寸都非常小，品種從單個ALU和帶通用I/O的存儲器到多功能模擬和總線接口不一而足。

可編程邏輯器件由于能夠滿足低功率可重配置邏輯解決方案的要求，在微處理器市場上也頗有斬獲。象CPLD(復雜可編程邏輯器件)這些可編程邏輯器件基本上也用于非常接近微處理器的應用領域，兩者的重要區(qū)別是順序與并行處理過程。微處理器執(zhí)行指令時在多數情況下有分支例程，而 CPLD是并行處理輸入和輸出的，因此能夠獲得更高的處理速度和可預測的時序結果。對于以中斷驅動的器件，這種方法能夠顯著地提高其工作速度。

CPLD的速度非?？?，能使系統速度能夠輕易達到并超過300MHz。CPLD的時序特性一般用納秒(ns)或MHz描述(100MHz等于10ns，200MHz等于5ns)。今天的CPLD器件其輸入到輸出延時可小至3.0ns，速度相當于令人吃驚的385MHz！

圖1和圖2給出了CPLD和微處理器的結構。所有CPLD器件都具有類似的這種結構，不同系列的器件只是在時鐘特性、I/O標準和安全性等方面有所差別。雖然不同微處理器的結構也是相同的，但附加性能如時鐘、ADC、DAC更能引人注意。

類似性

由于這些器件具有類似的功能，因此其性能也是類似的。它們都具有可編程性，通常都支持JTAG可測試性，能夠用于類似的應用。表1詳細給出了這樣的類似性。一些公司為微控制器和嵌入式軟核微控制器提供了在線的硬件調試器。

區(qū)別

但CPLD與微控制器還是有區(qū)別的。CPLD在系統上電時就能工作，沒有啟動過程。CPLD還具有非常精確的時序模型，由于能夠進行并行的邏輯處理，因此可以提供更高的性能。但微控制器具有另外的特點，如A/D、專用的I/O總線端口和特殊引腳功能。微控制器與CPLD之間的主要區(qū)別如表2所示。

雖然微控制器能夠提供更多的功能，但隨之而來的是價格問題。有時微控制器上的功能也不一定能派上用場。如果設計要求是帶50個GPIO的8通道 ADC，那么使用者還不得不支付那些不需要的功能的費用。這就需要認真地權衡功能與價格的矛盾。在某些情況下，僅使用設計要求的功能要比在更高器件成本上構筑成功的設計好得多，風險也比較小。

這二種器件在以安全為重的工業(yè)領域，如遠程信息處理和工業(yè)設備中，還存在其它區(qū)別。質量認證依據的是測試故障機制，對于具有可預測性操作的邏輯器件來說是比較容易通過質量認證的，而微處理器則需要考慮復雜的狀態(tài)。質量認證需根據一系列指令帶來的可能輸出數量來判定。由于分支指令在電壓下跌或下降時通常會引起不可預知的操作，因此會使質量認證復雜化。而CPLD在電壓恢復時可以再裝載原始的邏輯配置，因此默認狀態(tài)是可預測的，這種器件可以在預先定義的電壓失效條件下工作。系統測試也比較方便，可以在CPLD中實現較難的中斷處理仿真。

決策標準

比較兩個具有相同功能卻不同結構和產品類型的器件是相當有意思的。從某種角度看，為微處理器編寫程序和為CPLD軟核微處理器編寫代碼是相似的，二者都具有相同的操作流程。設計工程師可以向處理器或可再編程邏輯器件寫匯編代碼。對于可再編程邏輯器件來說，人們可以從各種系列、密度和功能的產品中作出選擇。業(yè)界還為SPI、I2C和SMBus等可編程邏輯器件提供了許多參考設計。

值得注意的是，在復用和可移植性方面可編程邏輯器件具有更高的勝算把握。采用VHDL等高級語言的硬件分析通常要比來自不同廠商的不同處理器具有更好的可預測性。用VHDL可以將任意的可再編程邏輯器件作為目標，而微處理器中的一些特殊功能通常會隨新的目標環(huán)境發(fā)生變化。而且芯片的更新或操作系統的修改都會迫使源代碼的再次目標化。

兩種都用？

某種程度上這兩種器件具有互補性。對于與性能無關的任務，CPLD能夠提供非常快速的引腳到引腳性能，并具有時序的可預測性，而微控制器能夠提供諸如ADC、DAC和CAN、USB等專用總線接口性能。雖然這些性能會限制通用I/O的數量，但將CPLD用作微處理器端口擴展后就能解決這一問題。只具備必要功能的簡化型微控制器的價格要比僅為滿足I/O要求購買較大封裝的器件便宜許多。CPLD能夠提供的I/O數量少至32，多至250，并且能夠在同一I/O封裝中裝配更多的邏輯。隨著工藝尺寸的不斷縮減，CPLD價格也在不斷下降，因此設計工程師們在權衡性能與價格時會有更多的選擇。

PicoBlaze介紹

PicoBlaze是8位的軟核微控制器，支持8位數據總線和16位指令總線(如圖3所示)，是依據RSIC(精簡指令集計算機)“哈佛結構”模型設計的，具有獨立的數據和指令端口?？梢杂肅語言編寫的交叉編譯器生成程序。PicoBlaze設計使用的是VHDL語言，并作了資料歸檔，因此隨之的交叉匯編器能直接跟蹤結構。

PicoBlaze在許多方面象是一臺基于常數的機器。常數值可規(guī)定用于程序的以下方面：

1. ALU操作中使用的常數數值；

2. 常數端口地址，用于訪問專門的某個信息或PicoBlaze方案之外的控制邏輯；

3. 控制程序執(zhí)行順序的常數地址值。

PicoBlaze指令集編碼允許在任何指令字中定義常數。因此一個常數的使用不會給程序大小或程序的執(zhí)行帶來額外的開銷，因此能有效地用全范圍的 “虛執(zhí)行”擴展簡單指令集。所有指令的執(zhí)行時間大約是2個時鐘周期。當判斷一個程序的執(zhí)行時間時，特別是當嵌入到一個實時狀態(tài)時，統一的執(zhí)行速率是非常有益的。程序長度是256個指令，所有地址值定義為含在指令編碼中的某個8位。固定的存儲空間可以提升模塊的一致性。必要時，可以擴展設計來支持更大的存儲范圍。

指令集

指令集也非常類似。但是對PicoBlaze等CPLD軟核微控制器來說，指令集是可變化的。比如設計工程師可以根據規(guī)范要求增加或刪除指令。表3是AVR RISC微控制器和CPLD PicoBlaze軟核微控制器之間的比較。

目前交付的PicoBlaze支持49條指令，可以在任何幾個CoolRunner-II CPLD中操作。希望支持的指令品種以及架構版本的選擇都會影響PicoBlaze的運行速度。

例如，在全指令集和所有指令都保持在CPLD外的情況下所能達到的最高性能是30MHz，但通過流線型處理指令集或程序可以將性能提高3倍，即 90MHz。事實上，PicoBlaze微控制器架構充分利用了CoolRunner-II的2個關鍵特性，即高執(zhí)行速度和低功耗。

增加或刪除指令

PicoBlaze微處理器軟核的優(yōu)勢在于具有增加或刪除指令的能力。

例如，只需從VHDL中注釋掉指令就可以完成指令集中指令的調整。如果需要的話，人們還能把它們從匯編器中去掉，但通常是不要求這樣做的。如果某些應用能夠利用目前提供的這些指令外的其它重要指令，那么還可以增加指令。因此刪除和添加指令都是可行的。大多數編程人員在日常編程中用到的指令數大概是 20條。選擇最常用的20條，把剩余的刪掉，然后再進行編程。如果設計工程師發(fā)現了一個瓶頸型“內部環(huán)路”，并能從專門為該指定任務定制的單個指令中受益，那就能夠編寫出以硬件速度運行的VHDL程序。記住，PicoBlaze微控制器能夠利用處理器內部的雙邊沿觸發(fā)器在兩個時鐘邊沿完成運算。

DSP例子

為了描述PicoBlaze架構的適應能力，讓我們看一個DSP的例子。代碼到“位-反轉總線(bit-reverse a bus)”是快速傅里葉變換中的一項基本操作。作為基本算法中的一個關鍵步驟，數據一般從地址總線上驅動輸出。用“標準”指令完成這一操作需要多條“屏蔽與翻轉”命令，極易形成處理瓶頸。

表4給出了極象匯編類步驟的基本操作來顯示寄存器內容。算法的起始是帶A-H標簽的一字節(jié)數據。該字節(jié)首先在內部完成交換 (4次翻轉)，然后再用布爾“與/或”將內部位轉移到目標寄存器，從而生成結果，一次2個位。這樣處理一遍后，會在最終寄存器中形成求反的原始內容。根據具體算法的不同，大概需要12到18條指令。在這種情況下，設計工程師不用增加指針和計數器等環(huán)路管理開銷就可以完成這一任務。

如圖4所示，在VHDL中增加了“翻轉”指令，設計經過再編譯，“重新布線”的處理器就增加了這條關鍵指令。該方法用合成工具再布線手段可以將許多指令“擠壓”進某些門中。這些多位級操作可以歸結為簡單的CPU再布線，并且最為重要的是合成器正確工作了。

指令增強

前面討論的是指令集優(yōu)化，不過功能增強也是可以的。請記住，許多微控制器包含有板上功能模塊，這些模塊除了指令集外還另有用途。例如，許多8位微控制器包含內部的外圍設備計數器或定時器、中斷控制器和DMA電路。對PicoBlaze來說，只要在芯片內部增加合適的外圍設備功能集就可以了，具體取決于所選擇的CoolRunner-II CPLD的密度。表5針對不同的附加功能給出了宏單元運用的一些評估。

性能改進

提升設計性能的經典方法是進行適當的“調整”。觀察處理器的性能行為，識別處理器耗費時間的地方，發(fā)現處理器在做什么，然后提出最佳的操作組合來改進性能。最后實現新版的架構和/或代碼并進行再次評估。

實現架構或代碼的方法之一是采用CoolRunner-II設計套件。許多目標設計都能適合駐留在板上的256-宏單元 XC2C256。板上還留有空閑的引腳位置，可以用來增加64-宏單元XC264，其信號已經與XC256連接在一起了。在64宏單元CPLD中簡單構筑一個帶計數器和定時器的小型硬件性能監(jiān)示器就可以定時256宏單元CPLD中不同的代碼部分，并報告執(zhí)行時間。這樣，通過檢查地址空間和定時的行為，設計工程師就可以知道完成各種任務所需的時間。

PicoBlaze交叉匯編器

如前所述，PicoBlaze交叉匯編器具有完好的歸檔資料，因此PicoBlaze設計文件中早已存在匯編代碼與VHDL 之間的直接對應關系。編譯器是用ANSI-C編寫的，并在微軟的匯編器上匯編。該交叉匯編器具有高度的移植性，支持多種輸出文件類型。例如，它能產生二進制輸出文件，可以英特爾的hex格式裝載進外部EPROM。它也能產生適合VHDL仿真器使用的主要建模文件。設計工程師可以用高速仿真功能立即分析匯編器產生的代碼，從而了解代碼的功能和效率。然后將代碼下載到CoolRunner-II設計套件中，就可以看到它們正按期望的值正確工作。