圖6.16中，相鄰的端接電路會(huì)在電路走線之間交叉耦合信號(hào)能量。這種交叉耦合比通常發(fā)生在相鄰傳輸線之間的串?dāng)_更嚴(yán)重。

本文將提供接交叉耦合的實(shí)際測(cè)量結(jié)果，同時(shí)給出了一些預(yù)測(cè)端接電路串?dāng)_的提示。

端接中的串?dāng)_同時(shí)來(lái)自互感耦合和互容耦合。感性耦合通常比較大，總耦合是感性部分和容性部分的總和，這兩部分都與輸入信號(hào)的導(dǎo)數(shù)成正比。我們的目的是找到一個(gè)總耦合系數(shù)，而不關(guān)心安到底是磁場(chǎng)還是電場(chǎng)的耦合。

其中：噪聲電壓=耦合到走線2的峰值串?dāng)_
      K=交叉耦合系數(shù)
      R=阻抗，Ω
      △V=驅(qū)動(dòng)信號(hào)階躍幅度，V
      T10~90%=驅(qū)動(dòng)信號(hào)上升時(shí)間，S

1、相鄰實(shí)芯電阻的串?dāng)_

端接電阻相鄰插裝的感性耦合通常依照上式的規(guī)則。我們可以用這個(gè)近似式來(lái)方便地估算串?dāng)_系數(shù)：

其中，Y=兩個(gè)插孔之間電阻的長(zhǎng)度，IN
      H=到地平面的中心線的高度，IN
      W=電阻中心線之間的間距，IN
      K=串?dāng)_耦合系數(shù)

圖6.17繪出K的測(cè)量值和計(jì)算值，測(cè)量值是從一個(gè)實(shí)際例子中測(cè)量出的真實(shí)串?dāng)_，然后采用式（）推算出K值，計(jì)算值是從上式得出的，采用與實(shí)際例子中相同的長(zhǎng)度和高度，但間距不同。

如果電阻的布局是交錯(cuò)的，如圖6.18所示，就要用交疊長(zhǎng)度來(lái)代替上式中的Y。

2、相鄰表面貼裝電阻的串?dāng)_

表面貼裝電阻本身距離電路板比較近，與實(shí)芯電阻相比，可以大大降低串?dāng)_系數(shù)。為了取得最好的效果，使地平面層接近電路板外層表面，直接把地層埋在表面貼裝元件下面，這樣可以減小上式中的參數(shù)H、降低串?dāng)_。

3、單列直插（SIP）端接電阻的串據(jù)

這些器件的效果可能好，也可能不好，這要取決于其內(nèi)部的走線。圖6.19顯示出了單接地引腳端接電阻的共同電流路徑，這個(gè)共同電流路徑會(huì)在該封裝的電阻間引入大量的耦合電感。

表6.2列出了0.1IN間距SIP封裝電阻排的典型耦合系數(shù)。封裝SIP-A包含7個(gè)電阻，采用8引腳的封裝，一端有公共的地線引腳。在封裝SIP-A中，電阻7距離地線引腳最遠(yuǎn)，封裝SIP-B包含4個(gè)電阻，采用8引腳的封裝，每個(gè)電阻都有獨(dú)立的地，所有的電阻都是50歐，獨(dú)立SIP-B封裝比公共地網(wǎng)絡(luò)的性能幾乎好100倍。

采用式可以把這些耦合系數(shù)轉(zhuǎn)換成耦合噪聲電平。