作為干擾源的數(shù)字電路部分多采用CMOS工藝，從而導(dǎo)致數(shù)字信號輸入端極高的輸入電阻，通常在幾十k歐到上兆歐姆。這樣高的內(nèi)阻導(dǎo)致數(shù)字信號上的電流非常微弱，因而只有電壓有效信號在起作用，在數(shù)?；旌细蓴_分析中，這類信號可以作為電壓型干擾源，如CLK信號，Reset等信號。除了快速交變的數(shù)字信號，數(shù)字信號的電源管腳上，由于引腳電感和互感引起的同步開關(guān)噪聲（SSN），也是數(shù)?；旌想娐分写嬖诘闹匾活愲妷盒透蓴_源。此外，電路中還存在一些電流信號，特別是直流電源到器件負(fù)載之間的電源信號上有較大的電流，根據(jù)右手螺旋定理，電流信號周圍會感應(yīng)出磁場，進(jìn)而引起變化的電場，在分析時，直流電源作為電流型干擾源。
無論電壓型還是電流型的干擾源，在耦合到被干擾對象時，既可能通過電路傳導(dǎo)耦合，也可能通過空間電磁場耦合，或者二者兼有。然而一般的仿真分析工具，往往由于功能所限，只能分析其中一種。例如在傳統(tǒng)的SPICE電路仿真工具中，只考慮電路傳導(dǎo)型的干擾，并不考慮空間電磁場的耦合；而一般的PCB信號完整性（SI）分析工具，只考察空間電磁場耦合，將所有的電源、地都看作理想DC直流，不予分析考慮。耦合路徑提取的不完整，也是困擾數(shù)模混合噪聲分析的重要原因。
數(shù)?；旌显O(shè)計(jì)中，電源和地的劃分，是業(yè)內(nèi)爭論的焦點(diǎn)。傳統(tǒng)的設(shè)計(jì)中，數(shù)字模擬部分被嚴(yán)格分開；然而隨著系統(tǒng)越來越復(fù)雜，數(shù)模電路集成度不斷提高，分割又會造成數(shù)字信號跨分割，信號回流不完整，進(jìn)而影響信號完整性，另外，電源的分割還造成電源分配系統(tǒng)的阻抗過高；有人提出“單點(diǎn)連接”：還是做分割，但是在跨分割的信號下方單點(diǎn)連接以避免跨分割問題；但是如果數(shù)模之間信號很多，難于分開，這種“單點(diǎn)連接”也存在困難，因而又有人提出不分割，只是保持?jǐn)?shù)字和模擬部分不要交叉；還有一些資料介紹，在跨分割的信號旁邊包地線或者并聯(lián)電容，用來提供完整回流路徑。無論哪種方法，似乎都有一定道理，而且都有成功的先例，然而所有這些分割方案的有效性以及可能存在的問題，一直沒有檢驗(yàn)的標(biāo)準(zhǔn)。

數(shù)?；旌想娐返姆抡?，還存在模型的問題。業(yè)界普遍接受的模擬電路仿真模型還是SPICE模型，數(shù)字電路信號完整性分析使用IBIS模型。多家EDA公司的仿真軟件已經(jīng)推出支持多種模型的混合模型仿真器，然而擺在設(shè)計(jì)師案頭的主要困難是器件模型，特別是模擬器件模型很難得到。在數(shù)字設(shè)計(jì)看來，時域的瞬態(tài)分析，即某一時間點(diǎn)上確定的電壓值，是仿真的主要手段，就像調(diào)試中的示波器那樣直觀。沒有精確的模型，瞬態(tài)分析就無法實(shí)現(xiàn)。然而對模擬設(shè)計(jì)，特別是噪聲分析，激勵源在時間軸上難于描述或很難預(yù)測，只知道他的頻率帶寬范圍和大致幅度，這時候我們通常會引入頻域掃頻分析，考察掃頻信號在關(guān)注點(diǎn)的變化，如同頻譜分析儀的作用?；蛘吒纱嗳缇W(wǎng)絡(luò)分析儀（NA）那樣考察信號或噪聲通過的通道的頻域SYZ參數(shù)，進(jìn)而預(yù)測干擾發(fā)生的頻率和幅度。可見，數(shù)?；旌显肼暦治觯刃枰С只旌夏Ｐ偷姆抡嫫鳎残枰抡嫫魍瑫r支持時域分析和頻域分析。
通過Ansoft公司的“AD-Mix Signal Noise Design Suites” 數(shù)?；旌显肼暦抡嬖O(shè)計(jì)軟件的對數(shù)?；旌显O(shè)計(jì)PCB的仿真，探索分析數(shù)?；旌想娐?/strong>的噪聲干擾和優(yōu)化設(shè)計(jì)的途徑，以達(dá)到改善系統(tǒng)性能目的。