摘要 設計實現一種基于FPGA的視頻采集顯示系統(tǒng)，包括視頻圖像的采集、處理與顯示3個部分。視頻圖像部分采用CCD攝像頭OV7670作為視頻數據的采集，利用在FPGA中構建FIFO并配合SDRAM高速讀寫實現視頻圖像數據的高速緩存處理，使用FPGA中構建的Nios Il嵌入式內核，實現對SDRAM的控制以及視頻數據的TFT液晶實時顯示。整個系統(tǒng)獲得了較好圖像采集、顯示效果。
關鍵詞 FPGA；視頻處理；TFT LCD；Nios II

    隨著高品質實時視頻顯示技術低，民用領域如天氣預報、資源探測、機器人視覺以及各種醫(yī)學圖像的實時分析；軍用領域如導彈精確制導、戰(zhàn)場動態(tài)分析等，均需要高質量實時視頻顯示系統(tǒng)的支持。近年來低成本的FPGA(Filed Programmable Gate Array)不斷推陳出新，利用EDA工具對FPGA芯片進行多樣性設計，已經成為電子設計的通用平臺，并逐步向支持系統(tǒng)級設計的方向發(fā)展。與專用集成電路相比，FPGA芯片
具有快速的定制性和高靈活性，擴展性強的特點。作為一個平臺，FPGA已適用于高性能低成本的視頻和圖像處理，尤其在圖像分辨率和幀率要求較高的場合。
    設計采用CMOS圖像傳感器OV7670對外界圖像進行實時采集，通過FPGA內部設計的初始化模塊對圖像傳感器輸出信號的格式進行配置。根據其輸出信號的時序，在FPGA內部設計采集單元。采集到的數據經過格式轉換送到內部配置的Nios II嵌入式內核，Nios II嵌入式內核將實現LCD顯示屏控制與視頻數據的實時顯示。

1 系統(tǒng)總體設計
    基于FPGA實現的視頻顯示系統(tǒng)的整體結構框圖如圖1所示。系統(tǒng)主要分為：視頻采集模塊、PLL鎖相環(huán)時鐘管理模塊、I2C總線模塊、FI FO視頻數據處理模塊、Nios II顯示控制模塊。系統(tǒng)中PLL負責為NiosII嵌入式內核、外部SDRAM和OV7670攝像頭提供時鐘，系統(tǒng)通電后，FPGA首先從EPCS中讀取配置數據，完成自身程序加載，隨后對系統(tǒng)時鐘分頻為攝像頭提供系統(tǒng)時鐘，然后通過I2C總線完成對OV7670攝像頭的配置。

    配置完成后，OV7670將采集到的視頻數據輸出格式轉換成RGB565標準的視頻數據及圖像時鐘送入FPGA進行處理，并將處理后的圖像數據通過FIFO模塊暫時存儲在SDRAM中進行緩沖，同時Nios II模塊讀取存放在SDRAM中的視頻圖像數據，按照TFT液晶顯示的時序、數據要求將視頻圖像數據送到TFT彩色液晶顯示屏上顯示。
1．1 FPGA選型
    FPGA是該系統(tǒng)的核心，由于系統(tǒng)目前只是完成簡單的圖像處理，故FPGA選用Altera公司的低成本FPGA Cyclone II系列器件。Cyclone II系列器件簡介如表1所示。

    Cyclone II器件采用90 nm工藝制造，它延續(xù)Cyclone的低成本定位，在邏輯容量、PLL、乘法器和I／O數量上都比Cyclone有了較大提高，應用Cyclone II進行圖像處理開發(fā)有如下優(yōu)點：(1)低成本高性能，適應圖像處理要求較高的需要。(2)豐富的內嵌存儲器資源，適應大量圖像數據存取的需要。(3)豐富的硬件乘法器，適應圖像處理算法的需要。系統(tǒng)的FPGA選用開發(fā)板自帶的EP2C5Q208C8芯片。
1．2 視頻采集模塊選擇
    視頻圖像采集采用OmniVision公司的OV7670圖像傳感器，OV7670圖像傳感器體積小、工作電壓低。OV7670攝像頭的VGA圖像最高達到30幀／秒。通過SCCB總線控制內部寄存器，可以使OV7670輸出整幀、子采樣、取窗口等方式的各種分辨率的圖像數據。用戶還可以完全控制圖像質量、數據格式和傳輸方式。OV7670與FPGA硬件連接如圖3所示。

    OV7670不具有內部時鐘，視頻圖像采集前需要為OV7670提供系統(tǒng)時鐘，頻率為25 MHz，是對FPGA系統(tǒng)時鐘二分頻得到。
1．3 視頻采集與視頻圖像處理
    SCCB是OmniVision公司定制的串行攝像頭控制總線(Serial Camera Control Bus)，它用于對攝像頭的寄存器進行讀寫，以達到對攝像頭輸出圖像的控制。兩線制SCCB與I2C總線兼容，是一種雙向二線制同步串行總線。它的最大頻率為400 kHz。根據協(xié)議把數據寫入寄存器和讀取寄存器的數值。SCCB的時序圖，如圖4所示。

    在初始化程序中，已經把OV7670配置為輸出QVGA格式，16位圖像數據格式為RGB565。其中VSYNC為幀同步信號，HREF為行同步信號，只有按照上圖中嚴格的時序，即OV7670輸出的時序，才能采集到正確的圖像數據。采集到的RGB565格式數據符合如圖5所示的標準。

    在每一個行同步信號上升沿輸出視頻圖像數據，在輸出RGB565格式情況下，一幀數據可分為兩次發(fā)送，第一次前一幀發(fā)送RGB的R數據的5位與G數據的高3位，后一幀發(fā)送G數據的第3位與B數據的5位，在數據處理時要對這兩幀數據進行拼接，然后送入數據處理部分。
    為防止視頻圖像數據在采集與顯示存在不同步的情況，在兩極之間構建了FIFO并配合SDRAM以實現對采集數據的暫存，FIFO的寫使能與攝像頭的行同步信號相連，當行同步信號有效時開始寫FIFO，當FIFO空標志位為低時電平表示FIFO中已存入數據，則NiosII開始控制SDRAM從FIFO中讀取視頻數據，這樣操作的特點就是將經過緩存的數據流無停頓地傳送到輸出端，因此適合對時序不連續(xù)的像素進行無縫緩沖處理。
1．4 視頻圖像顯示模塊
    視頻圖像顯示通過在FPGA中構建的Nios II嵌入式內核實現，Nios II系統(tǒng)可以在設計階段根據實際的需求來增減外設的數量和種類?？梢允褂肁ltera提供的開發(fā)工具SOPC Builder，在FPGA器件上創(chuàng)建軟硬件開發(fā)的基礎平臺，即用SOPC Builder創(chuàng)建嵌入式內核CPU和參數化的接口總線Avalon。在此基礎上，可以快速地將硬件系統(tǒng)與常規(guī)軟件集成在單一可編程芯片中。而且，SOPC Builder還提供標準的接口方式，以便用戶將外圍電路做成Nios II嵌入式內核可以添加的外設模塊。這種設計方式，方便了各類系統(tǒng)的調試。

2 系統(tǒng)軟件設計
2．1 軟件模塊介紹
    系統(tǒng)軟件總設計模塊如圖6所示，在sys_ctrl中建立PLL鎖相環(huán)對時鐘倍頻、分頻產生系統(tǒng)各模塊所需時鐘與系統(tǒng)復位信號，vedio_in put模塊負責OV7670攝像頭的初始化與視頻圖像數據的采集，wrfifo模塊配合Nios II負責對vedio_input采集的視頻圖像數據的緩存，以防止數據時鐘不匹配而出現數據紊亂，而vga_ctrl模塊主要負責產生讀取wrfifo中的數據與實現數據的VGA顯示產生相應的RGB數據與行、場同步信號，再將采集數據送到Nios II中，在Nios II中用C語言驅動TFT液晶，實現視頻數據的顯示。

2．2 Nios II嵌入式內核程序設計
    Nios II嵌入式內核主要任務是將rag_ctrl采集數據送入SDRAM暫存，然后再根據顯示需要將暫存的數據讀取出來送到LCD顯示，為了確保顯示圖像與采集圖像的一致，在送LCD顯示數據時要注意以下幾點；
    (1)根據實際情況去除行、場消隱數據，再根據顯示內容的多少對數據進行裁剪，裁剪到適合LCD顯示的大小，從而避免顯示時圖像的錯位以及亂碼等情況。
    (2)由于嵌入式內核時鐘頻率相對于攝像頭的大量數據來說速度還是難以做到攝像頭采集的每幅圖像都能完全顯示，所以在設計中采用隔場采集處理的方式，這樣避免SDRAM中數據過多以至于被填滿的情況，也解決了嵌入式內核采集的出現的卡屏的情況。

3 結束語
    采用FPGA設計并實現了一種視頻顯示系統(tǒng)，大幅減少了電路板的尺寸，節(jié)約了成本，同時增加了設計的靈活性和系統(tǒng)的可靠性，充分應用FPGA快速并行處理數據的特性，在產生同步信號的同時送出像素數據。嵌入式內核Nios II的使用，解決了其他系統(tǒng)實時圖像顯示的體積與速度問題，擴展了應用范圍。